| 发明名称 | 积层芯片电感结构 | ||
| 摘要 | 本实用新型是有关于一种积层芯片电感结构，包含有：至少二电感，彼此相连接且设置于一绝缘陶瓷材料内，各该电感的轴相互平行，各该电感以多数金属片及多数陶瓷层分段交互堆栈而成，相邻两电感间的线圈卷绕方向彼此相反；通过此，可将电感线圈分段成形，可在不增加电感高度及长度的情形下增加线圈，进而使制造更为容易，并提高制造良率。 | ||
| 申请公布号 | CN2758951Y | 申请公布日期 | 2006.02.15 |
| 申请号 | CN200420116669.9 | 申请日期 | 2004.12.24 |
| 申请人 | 林弘文 | 发明人 | 林弘文 |
| 分类号 | H01F17/00(2006.01);H01L27/01(2006.01) | 主分类号 | H01F17/00(2006.01) |
| 代理机构 | 中科专利商标代理有限责任公司 | 代理人 | 周国城 |
| 主权项 | 1.一种积层芯片电感结构，其特征在于，包含有：至少二电感，彼此相连接且设置于一绝缘陶瓷材料内，各该电感的轴相互平行，各该电感以多数金属片及多数陶瓷层分段交互堆栈而成，相邻两电感间的线圈卷绕方向彼此相反。 | ||
| 地址 | 台湾省台中县 | ||