| 主权项 |
1.一种频率合成电路,该电路包括: 一多工器,具有至少一第一输入端、第二输入端、 一输出端、及一控制端; 一控制器,具有至少一输入端及一输出端,其中输 出端耦接至该多工器之控制端,且提供至少一位元 信号,以选择系该第一输入端或该第二输入端灌入 之信号可通过该多工器; 一第一记忆单元,耦接至该多工器之该第一输入端 ,用来储存一第一参考频率; 一第二记忆单元,耦接至该多工器之该第二输入端 ,用来储存一第二参考频率; 一线性回授移位暂存器,其储存一标的频率,以与 一预设临限値逐次比较;以及 一数位时序信号,以计时该频率合成电路之逐次运 算, 其中,该控制器系根据该标的频率与该预设临限値 比较之结果决定该位元信号。 2.如申请专利范围第1项所述之频率合成电路,其中 在该逐次运算中,其中储存于该线性回授移位器之 该标的频率与该预设临限値比较之结果决定传递 该第一输入端及该第二输入端之灌入信号其中之 一通过该多工器,接着该标的频率移位一个位元, 以作下一次比较,直到一频率解析度无法分辨标的 频率与该预设临限値之差异。 3.如申请专利范围第1项所述之频率合成电路,其中 该第一记忆单元所储存之该第一参考频率与该第 二记忆单元所储存之该第二参考频率,其中之该些 频率系取样于一弦波信号。 4.如申请专利范围第1项所述之频率合成电路,其中 该线性回授移位暂存器之级数决定该频率解析度 。 5.如申请专利范围第2项所述之频率合成电路,其中 该频率解析度系一比率,由二该些参考频率之差数 比上二的多次乘幂,其中该多次为该线性回授移位 暂存器级数次方。 图式简单说明: 第1图是本发明之一频率合成器之方块图。 第2图是习知之一直接频率合成器之方块图。 第3图是习知之一锁相回路频率合成器之方块图。 第4图是习知之一数位频率合成器之方块图。 第5图是本发明中依照一较佳实例,以Galois结构表 示之一线性回授移位暂存器。 第6A图是本发明中依照一较佳实例之输出信号于 时域上之离散傅利叶转换(Discrete Fourier Transform,DFT )曲线图。 第6B图是本发明中依照一较佳实例之输出信号于 频域上之离散傅利叶转换曲线图。 |
