| 主权项 |
1.一种内连线布局结构,包含有: 沿着垂直方向延伸之下层金属导线层(Metal_n); 沿着水平方向之45度角方向斜向延伸的上层金属 导线层(Metal_n+1);以及 截面积大小互不相等之第一与第二金属介层插塞, 设于该下层金属导线层与该上层金属导线层之间, 用以电连接该上、下金属导线层,其中该第一金属 介层插塞之截面积大于该第二金属介层插塞之截 面积,藉此补偿通过该下层金属导线层或该上层金 属导线层之不均匀电流阻塞现象。 2.如申请专利范围第1项所述之内连线布局结构,其 中该第一与第二金属介层插塞具有矩形截面。 3.如申请专利范围第1项所述之内连线布局结构,其 中该上层金属导线层具有等电位位置,且.该第一 金属介层插塞与该等电位位置之距离大于该第二 金属介层插塞与该等电位位置之距离。 4.一种内连线布局结构,包含有: 沿着Y轴垂直方向延伸之下层金属导线层(Metal_n); 沿着X轴水平方向之45度角方向斜向延伸的上层金 属导线层(Metal_n+1);以及 复数个截面积大小约略相等之金属介层插塞,设于 该下层金属导线层与该上层金属导线层之间,用以 电连接该上、下金属导线层,该复数个金属介层插 塞系从下层金属导线层的左缘至右缘在排列上采 由密到疏的方式排列成单一列组态。 图式简单说明: 第1图绘示的是本发明第一较佳实施例在积体电路 中使用「X结构」(从第(n+1)层金属层开始)以及「 曼哈顿」布局(从第1层金属到第(n)层金属)的部分 金属内连线布局之放大上视示意图。 第2图绘示的是本发明第二较佳实施例在积体电路 中使用「X结构」(从第(n+1)层金属层开始)的部分 金属内连线布局之放大上视示意图。 第3图绘示的是在积体电路中典型使用「X结构」 的部分金属内连线布局之放大上视示意图。 |
