| 主权项 |
1.一种最大可能性数列评估器(maximum likehood sequence estimator;MLSE)等化器设备,该MLSE等化器设备包含一 MLSE次接收器(sub-receiver)于中,至少包含: 一前馈电路回应输入资料并处理之,再产生前馈电 路输出,该输入资料系藉由无线通讯方式传送而来 ; 一回馈电路回应该输入资料并处理之,再产生回馈 电路输出;及 一MLSE等化器训练模组回应该前馈电路输出及该回 馈电路输出,并藉由该前馈电路输出与该回馈电路 输出之差値的最小化,以训练该MLSE等化器设备,该 MLSE等化器设备受到训练而产生已等化的资料,该 MLSE次接收器为解码该已等化的资料,以产生经解 码的传送资料,藉以减轻无线传输该传输资料导致 的多途径通讯频道效应。 2.如申请专利范围第1项之MLSE等化器设备,其中上 述之前馈电路系一前向分数间隔滤波器(fractionally fractionally spaced filter(FFF)电路,而回馈电路系一决 策回馈等化器(decision feedback equalizer;DFE)电络。 3.如申请专利范围第2项之MLSE等化器设备,其中上 述之FFF电路系一有限间隔脉冲响应(finite-duration impulse response;FIR)滤波电路在该输入资料上执行频 道缩短化。 4.如申请专利范围第1项之MLSE等化器设备,其中上 述之输入资料包含一前导部分(preamble portion)、一 表头部分(header portion)及一主体资料部分。 5.如申请专利范围第1项之MLSE等化器设备,其中上 述之回馈电路处理该前导部分以产生回馈电路输 出藉由使用回馈滤波系数bk,该前馈电路回应进入 的信号并处理之,藉由使用前馈滤波系数fk以产生 前馈电路的输出。 6.如申请专利范围第5项之MLSE等化器设备,其中上 述之MLSE等化器训练模组藉由调适该回馈滤波系数 bk及该前馈滤波系数fk以使该前馈电路输出与该回 馈电路输出之差値最小化。 7.如申请专利范围第6项之MLSE等化器设备,其中上 述之MLSE等化器训练模组藉由更新累加器系数( coefficient accumulator)以调适该回馈滤波系数bk及该 前馈滤波系数fk。 8.如申请专利范围第7项之MLSE等化器设备,其中上 述之一MLSE等化器训练模组藉由使用一个或一个以 上的调适常数以调适该回馈滤波系数bk及该前馈 滤波系数fk。 9.如申请专利范围第6项之MLSE等化器设备,其中上 述之MLSE等化器训练模组藉由在该前导部分输入资 料之一串位元的确认而建立一参考数列。 10.如申请专利范围第9项之MLSE等化器设备,其中上 述之参考数列系用以在该前导部分定位一参考位 置,该参考位置用以指示该前导部分之该参考数列 所在位置,该参考数列,用以在一MLSE接收系统内初 始化时序控制与频率偏位回路。 11.如申请专利范围第10项之MLSE等化器设备,其中上 述之MLSE等化器训练模组包含一频道评估模组藉由 使用该参考数列以计算在该前导部分资料之每一 频道的能量,该能量用于调适该回馈滤波系数bk及 该前馈滤波系数fk。 12.如申请专利范围第11项之MLSE等化器设备,其中上 述之频道评估模组包含一重频道(severe channel)、一 中性频道(mild channel)和一理想频道,该重频道其能 量可撑好几个信号体长度给该前馈电路与该回馈 电路。该中性频道其能量具有短滤波长度给该前 馈电路与该回馈电路,该理想频道具有显着短的滤 波长度给回馈电路与前馈电路。 13.如申请专利范围第11项之MLSE等化器设备,其中上 述之MLSE等化器训练模组为使该前馈电路输出与该 回馈电路输出之差値最小化输出以移除因该频道 评估模组所致之残留模组化不确定性。 14.如申请专利范围第6项之MLSE等化器设备,用一组 补码键控(complementary code keying;CCK)以产生一组MLSE 字码,该表头部分系用以求出该组CCK字码,该MLSE次 接收器使用该组MLSE字码以解码该已等化的资料。 15.如申请专利范围第14项之MLSE等化器设备,其中上 述之其中上述之MLSE等化器训练模组,用以即时训 练该MLSE等化器设备,该MLSE等化器设备用以即时产 生该MLSE字码。 16.如申请专利范围第1项之MLSE等化器设备,其中上 述之前馈电路系对该MLSE等化器训练模组内部定位 。 17.如申请专利范围第6项之MLSE等化器设备,其中上 述之回馈滤波系数bk及系设定为一固定値以避免 显解(trivial solution)。 18.一种产生已解码之传送资料的方法,至少包含以 下步骤: 接收输入资料并处理之,以产生前馈电路输出; 处理该输入资料,以产生回馈电路输出; 藉由最小化前馈电路输出与该回馈电路输出之差 値以执行训练; 产生等化后的资料;及 解码该等化后的资料,以产生已解码的传输资料。 图式简单说明: 图1为依据本发明实施例之一种最大可能性数列评 估器(maximum likehood sequence estimator;MLSE)次接收器系 统。 图2为本发明实施例之应用包括图1所示实施例之 细节。 图3为等化器设备28与MLSE码本29耦合的高阶图示。 图4说明一传统互旋电路120利用本发明的实施例建 立MLSE码本的方块图示。 图5说明本发明实施例之解码设备元件30的细节。 图6和图7说明依据本发明之实施例相对于习知技 术系统之表现差异图示。 图8示图4的回旋电路包含在等化器设备28之功能方 块152内。 图9示一方块图,图示了依据本发明一实施例之等 化器训练过程的主要步骤。 图10示一方块图,图示了依据本发明一实施例用以 求等化参数最佳化的步骤。 图11示依据本发明一实施例的一MLSE等化器与解码 器的高阶图。 图12示依据本发明一实施例的一MLSE等化器训练图 。 |
