发明名称 涂层半导体晶圆,及制造该半导体晶圆之方法及装置
摘要 本发明之内容系一种于用化学蒸气沉积法(CVD)沉积一层在半导体晶圆正面上之过程中用以置放半导体晶圆之基座,该基座之气体穿透结构之孔积率至少为15%,其密度为0.5至1.5公克/立方公分。本发明之另一内容系一具有一背面、一业经化学蒸气沉积法(CVD)涂层正面及一抛光或蚀刻背面之半导体晶圆,其中背面之奈米构形(以高度起伏变化峰谷(PV)表示)低于5奈米,及再一内容系一种用以制造半导体晶圆之方法。
申请公布号 TWI249192 申请公布日期 2006.02.11
申请号 TW093118123 申请日期 2004.06.23
申请人 世创电子材料公司 发明人 莱茵哈德.萧尔;诺尔伯特.维诺
分类号 H01L21/205;C23C16/00 主分类号 H01L21/205
代理机构 代理人 甯育丰 台北市大安区仁爱路4段337号3楼C(百利大厦)
主权项 1.一种于用化学蒸气沉积法(CVD)沉积一层在半导体 晶圆正面上之过程中用以置放半导体晶圆之基座, 该基座之气体穿透结构之孔积率至少为15%,其密度 为0.5至1.5公克/立方公分。 2.如申请专利范围第1项之基座,其中该结构实质上 含有石墨纤维。 3.如申请专利范围第1项之基座,其中该结构实质上 含有石墨微粒。 4.如申请专利范围第1、2或3项之基座,该基座包含 一碳化矽涂层。 5.如申请专利范围第4项之基座,其中碳化矽涂层之 厚度自基座表面朝基座内部递减。 6.一种具有一背面、一业经化学蒸气沉积法(CVD)涂 层正面及一抛光或蚀刻背面之半导体晶圆,其中背 面之奈米构形(以高度起伏变化峰谷(PV)表示)低于5 奈米。 7.一种用以制造半导体晶圆之方法,该半导体晶圆 具有一藉化学蒸气沉积法(CVD)沉积一层之正面及 一经抛光或蚀刻之背面,沉积该层时,半导体晶圆 系置于一基座上,俾该半导体晶圆之背面面向该基 座之底部,其中气态物质系自半导体晶圆背面上方 之区域、主要经过基座内之孔洞、抵达基座背面 上方之区域内。 图式简单说明: 第一图:本发明具有纤维结构之基座剖面图。 第二图:本发明具有微粒结构之基座剖面图。 第三图:晶圆背面孔洞直径0.5公厘之奈米构形。 第四图:晶圆背面孔洞直径1.0公厘之奈米构形。 第五图:晶圆背面孔洞直径1.5公厘之奈米构形。
地址 德国