| 主权项 |
1.一种用于薄膜电晶体液晶显示器之叠层储存电 容器结构,该薄膜电晶体液晶显示器具有复数个画 素,每一个画素具有一画素区域,其中至少部分的 画素具有一个大体上形成于该画素区域内且具有 叠层储存电容器结构之储存电容器,该叠层储存电 容器结构包括: 第一储存电容器,具有由第一导电层形成之第一平 板、由第二导电层形成之第二平板、以及由沉积 于该第一导电层与该第二导电层之间的第一绝缘 层所形成之第一介电层;以及 第二储存电容器,具有由第三导电层形成之第三平 板、由该第二导电层形成之该第二平板、以及由 沉积于该第三平板与该第二平板之间的第二绝缘 层形成之第二介电层,其中该第一导电层与该第三 导电层形成电性接触,所以该第一储存电容器与该 第二储存电容器呈平行连接且形成电性接触,而且 其中该第二导电层位于该第一导电层与该第三导 电层之间。 2.如申请专利范围第1项所述之叠层储存电容器结 构,其中该至少部分的画素中每一个画素具有一置 于该画素区域内的边缘区之一闸极线,用于控制该 储存电容器,而且其中该储存电容器大体上形成于 该画素区域内的边缘区。 3.如申请专利范围第2项所述之叠层储存电容器结 构,其中该至少部分的画素中每一个画素具有一半 导体开关元件与一画素电极,该画素电极大体上与 该半导体开关元件形成电性接触,而且其中该画素 电极形成于邻近该边缘区之该画素区域内,未与该 边缘区重叠。 4.如申请专利范围第3项所述之叠层储存电容器结 构,其中该半导体开关元件具有第一开关端(first switching end)、第二开关端、以及一开关控制端部( switch control terminal),该第一开关端连接一信号线, 该第二开关端连接该画素电极,而且其中该至少部 分的画素中每一个画素包括一闸极线,该闸极线连 接该开关控制端部,用于控制该第一开关端与该第 二开关端之间开及关的动作。 5.如申请专利范围第4项所述之叠层储存电容器结 构,其中该第二导电层藉着该画素电极而连接该第 二开关端,以及该第一导电层连接该闸极线。 6.如申请专利范围第5项所述之叠层储存电容器结 构,其中该第一开关端系一源极端部(source terminal) 、该第二开关端系一汲极端部(source terminal)、以 及该开关控制端部系一电晶体的闸极端部,而且其 中该第一导电层系一闸极金属层、该第一绝缘层 系一闸极绝缘层、以及该第二导电层系一源/汲金 属层。 7.如申请专利范围第6项所述之叠层储存电容器结 构,其中该第三导电层大体上由铟锡氧化物组成、 以及该第二绝缘层系一保护绝缘层。 8.如申请专利范围第7项所述之叠层储存电容器结 构,其中该保护绝缘层的一部分与该闸极绝缘层的 一部分相邻、以及该画素电极大体上由铟锡氧化 物组成,而且其中该画素电极至少有一部分与该第 三导电层之一部分形成在该保护绝缘层的不同区 。 9.如申请专利范围第1项所述之叠层储存电容器结 构,其中该至少部分的画素中每一个画素包括: 一半导体开关元件; 一闸极线,置于该画素区域内的边缘区,用于控制 该半导体开关元件;以及 一共通线(common line),置于该画素区域内之第一区, 用于控制该储存电容器内的电荷,而且其中该储存 电容器大体上形成于该第一区。 10.如申请专利范围第9项所述之叠层储存电容器结 构,其中该至少部分的画素中每一个画素具有形成 于该画素区域内之第一画素电极片段(segment)与第 二画素电极片段,该第一画素电极片段与该第二画 素电极片段被该第一区分隔。 11.如申请专利范围第9项所述之叠层储存电容器结 构,其中该共通线大体上平行于该闸极线。 12.如申请专利范围第10项所述之叠层储存电容器 结构,其中该半导体开关元件具有第一开关端、第 二开关端、以及一开关控制端部,该第一开关端连 接一信号线,该第二开关端连接该第一画素电极片 段,而且其中该至少部分的画素中每一个画素包括 一闸极线,该闸极线连接该开关控制端部,用于控 制该第一开关端与该第二开关端之间开及关的动 作。 13.如申请专利范围第12项所述之叠层储存电容器 结构,其中该第二导电层藉着该画素电极而连接该 第二开关端,以及该第一导电层连接该共通线。 14.如申请专利范围第13项所述之叠层储存电容器 结构,其中该第一开关端系一源极端部(source terminal)、该第二开关端系一汲极端部(source terminal )、以及该开关控制端部系一电晶体的闸极端部, 而且其中该第一导电层系一闸极金属层、该第一 绝缘层系一闸极绝缘层、以及该第二导电层系一 源/汲金属层。 15.如申请专利范围第14项所述之叠层储存电容器 结构,其中该第三导电层大体上由铟锡氧化物组成 、以及该第二绝缘层系一保护绝缘层。 16.如申请专利范围第15项所述之叠层储存电容器 结构,其中该保护绝缘层的一部分与该闸极绝缘层 的一部分相邻、以及该第一画素电极片段与该第 二画素电极片段大体上由铟锡氧化物组成,而且其 中该第一画素电极片段与该第二画素电极片段至 少有一部分系与该第三导电层之一部分形成在该 保护绝缘层的不同区。 17.一种用于薄膜电晶体液晶显示器之叠层储存电 容器结构的形成方法,该薄膜电晶体液晶显示器具 有复数个画素,每一个画素具有一画素区域以及一 个形成于该画素区域内的画素电极,其中至少部分 的画素具有一个大体上形成于该画素区域内之第 一区的储存电容器结构,用于储存与该画素电极联 系之电荷,而且其中该第一区与该画素电极相邻但 不重叠,该方法包括下列步骤: 形成第一储存电容器,该第一储存电容器具有由第 一导电层形成之第一平板、由第二导电层形成之 第二平板、以及由沉积于该第一导电层与该第二 导电层之间的第一绝缘层所形成之第一介电层; 形成第二储存电容器,该第二储存电容器具有由第 三导电层形成之第三平板、由该第二导电层形成 之该第二平板、以及由沉积于该第三平板与该第 二平板之间的第二绝缘层形成之第二介电层;以及 连接该第一导电层与该第三导电层以形成电性接 触,使得呈平行之该第一储存电容器与该第二储存 电容器形成电性接触,并形成该储存电容器结构, 而且其中该第二导电层位于该第一导电层与该第 三导电层之间。 18.一种薄膜电晶体液晶显示器,包括: 复数个画素,分别呈平行及垂直配置,且每一个画 素具有一画素区域; 复数条信号线,配置于该垂直画素之间;以及 复数条闸极线,配置于该平行画素之间,其中至少 部分的画素具有一个大体上形成于该画素区域内 之储存电容器,该储存电容器包括: 第一储存电容器,具有由第一导电层形成之第一平 板、由第二导电层形成之第二平板、以及由沉积 于该第一导电层与该第二导电层之间的第一绝缘 层所形成之第一介电层;以及 第二储存电容器,具有由第三导电层形成之第三平 板、由该第二导电层形成之该第二平板、以及由 沉积于该第三平板与该第二平板之间的第二绝缘 层形成之第二介电层,其中该第一导电层与该第三 导电层形成电性接触,所以该第一储存电容器与该 第二储存电容器呈平行连接且形成电性接触,而且 其中该第二导电层位于该第一导电层与该第三导 电层之间。 19.如申请专利范围第18项所述之薄膜电晶体液晶 显示器,其中该至少部分的画素中每一个画素具有 一置于该画素区域内的边缘区之一闸极线,用于控 制该储存电容器,而且其中该储存电容器大体上形 成于该画素区域内的边缘区。 20.如申请专利范围第18项所述之薄膜电晶体液晶 显示器,其中该至少部分的画素中每一个画素具有 一半导体开关元件与一画素电极,该画素电极大体 上与该半导体开关元件形成电性接触,而且其中该 画素电极形成于邻近该边缘区之该画素区域内,未 与该边缘区重叠。 21.如申请专利范围第20项所述之薄膜电晶体液晶 显示器,其中该半导体开关元件具有第一开关端、 第二开关端、以及一开关控制端部,该第一开关端 连接该复数个信号线之一,该第二开关端连接该画 素电极,而且其中该开关控制端部连接该复数个闸 极线之一,用于控制该第一开关端与该第二开关端 之间开及关的动作。 22.如申请专利范围第18项所述之薄膜电晶体液晶 显示器,其中该至少部分的画素中每一个画素包括 : 一半导体开关元件,与该闸极线相连;以及 一共通线,置于该画素区域内之第一区,用于控制 该储存电容器内的电荷,而且其中该储存电容器大 体上形成于该第一区。 23.如申请专利范围第18项所述之薄膜电晶体液晶 显示器,其中该至少部分的画素中每一个画素具有 形成于该画素区域内之第一画素电极片段与第二 画素电极片段,该第一画素电极片段与该第二画素 电极片段被该第一区分隔。 24.如申请专利范围第23项所述之薄膜电晶体液晶 显示器,其中该共通线置于相邻之二闸极线之间。 25.如申请专利范围第23项所述之薄膜电晶体液晶 显示器,其中该半导体开关元件具有第一开关端、 第二开关端、以及一开关控制端部,其中该第一开 关端连接该复数个信号线之一,该第二开关端连接 该第一画素电极片段,而且该开关控制端部连接该 复数个闸极线之一,用于控制该第一开关端与该第 二开关端之间开及关的动作。 26.一种薄膜电晶体液晶显示器,包括: 复数个画素,分别呈平行及垂直配置,且每一个画 素具有一画素区域; 复数条信号线,配置于该垂直画素之间;以及 复数条闸极线,配置于该平行画素之间,其中至少 部分的画素具有一个大体上形成于该画素区域内 之储存电容器,该叠层储存电容器包括: 第一储存电容器,具有一第一导电层;一第二导电 层以及一第一绝缘层;以及 第二储存电容器,具有一第三导电层;一第二导电 层以及一第二绝缘层; 其中该第一导电层与该第三导电层形成电性连接, 该第二导电层位于该第一导电层与该第三导电层 之间。 27.如申请专利范围第26项所述之薄膜电晶体液晶 显示器,其中该至少部分的画素中每一个画素具有 一置于该画素区域内的边缘区之一闸极线,而该闸 极线系为形成该第一储存电容器之第一导电层。 28.如申请专利范围第27项所述之薄膜电晶体液晶 显示器,其中该至少部分的画素中每一个画素具有 一画素电极,该画素电极与该第二导电层电性连接 。 29.如申请专利范围第28项所述之薄膜电晶体液晶 显示器,其中该第三导电层与该画素电极具有相同 材质。 30.如申请专利范围第26项所述之薄膜电晶体液晶 显示器,其中该至少部分的画素中每一个画素更包 括: 一共通线,设置于该画素区域内,该共通线位于相 邻二闸极线之间,而该共通线系为形成该第一储存 电容器之第一导电层。 31.如申请专利范围第30项所述之薄膜电晶体液晶 显示器,其中该至少部分的画素中每一个画素具有 形成于该画素区域内之第一画素电极片段与第二 画素电极片段,该第一画素电极片段与该第二画素 电极片段被该共通线分隔。 32.如申请专利范围第31项所述之薄膜电晶体液晶 显示器,其中该第三导电层位于该共通线之上方, 并与该第一画素电极片段与第二画素电极片段具 有相同材质。 图式简单说明: 第1图系绘示根据本发明一较佳实施例之画素的上 视图,其中储存电容器系储存电容器于闸极上(Cs-on -gate)之设计。 第2图系沿着第1图之画素之2-2'线的剖面图。 第3图系沿着第1图之画素之3-3'线的剖面图。 第4图系绘示根据本发明一较佳实施例之画素的上 视图,其中储存电容器系储存电容器于共通电极上 (Cs-on-com)之设计。 第5图系沿着第4图之画素之5-5'线的剖面图。 第6图系沿着第4图之画素之6-6'线的剖面图。 第7图系绘示第1图之画素的等效电路。 第8图系绘示第2图之画素的等效电路。 |
