半导体电阻元件及其制造方法

摘要

本发明系揭露一种半导体电阻元件及其制造方法。当多晶矽作为电阻元件时，其两侧形成金属矽化物(salicide)具有接触垫用以与外部导线连接。然而如电阻元件为高电阻系数时，金属矽化物与其阻障氧化层之间会产生界面电阻，其系会受到电压及温度变化，造成电阻值不稳定。本发明则提供一高浓度的离子植入于多晶矽电阻元件之两端，且此高浓度离子植入步骤系于金属矽化物形成之前进行之；如此电阻元件之两侧于金属矽化物下方之多晶矽为较低之电阻系数，以大大降低此界面电阻，使电阻元件受电压和温度之变化可大为减小。

主权项

1.一种半导体电阻元件,其结构系包括: 一半导体基底,其上形成有一多晶矽层; 二金属矽化物,其系形成于该多晶矽层之两侧表面 ; 一阻障氧化层,位于该二金属矽化物之间的多晶矽 层表面; 二高浓度之离子掺杂区域,其系形成于该二金属矽 化物下方之该多晶矽层内;以及 一氧化层,覆盖于该阻障氧化层与该二金属矽化物 之表面,仅露出部份该金属矽化物以作为接触垫。 2.如申请专利范围第1项所述之半导体电阻元件,其 中该电阻元件系为N型电阻,则该离子掺杂区域系 植入高浓度之N型掺质。 3.如申请专利范围第1项所述之半导体电阻元件,其 中该电阻元件系为P型电阻,则该离子掺杂区域系 植入高浓度之P型掺质。 4.如申请专利范围第1项所述之半导体电阻元件,其 中该离子掺杂区域之掺杂浓度系大于1015/平方公 分。 5.如申请专利范围第1项所述之半导体电阻元件,其 中该金属矽化物系为自行对准金属矽化物(salicide) 。 6.如申请专利范围第1项所述之半导体电阻元件,其 中该金属矽化物之材质系选自钴金属矽化物、钛 金属矽化物、镍金属矽化物、钯金属矽化物及铂 金属矽化物所组成之群组。 7.如申请专利范围第1项所述之半导体电阻元件,其 中该氧化层系利用化学气相沈积技术所形成者。 8.一种半导体电阻元件的制造方法,其系包括下列 步骤: 于一半导体基底上形成有一多晶矽层; 于该多晶矽层表面形成一图案化阻障氧化层; 以该阻障氧化层为罩幕,进行一高浓度离子掺杂, 于该阻障氧化层两侧之多晶矽层内各形成一离子 掺杂区域; 再以该阻障氧化层为罩幕,于该阻障氧化层两端之 多晶矽层表面各形成一层金属矽化物;以及 在该半导体基底上沈积一氧化层,使其覆盖于该阻 障氧化层与该二金属矽化物之表面,仅露出部份该 金属矽化物以作为接触垫。 9.如申请专利范围第8项所述之半导体电阻元件的 制造方法,其中该电阻元件系为N型电阻,则该离子 掺杂区域系植入高浓度之N型掺质。 10.如申请专利范围第8项所述之半导体电阻元件的 制造方法,其中该电阻元件系为P型电阻,则该离子 掺杂区域系植入高浓度之P型掺质。 11.如申请专利范围第8项所述之半导体电阻元件的 制造方法,其中该离子掺杂区域之掺杂浓度系大于 1015/平方公分。 12.如申请专利范围第8项所述之半导体电阻元件的 制造方法,其中该金属矽化物系为自行对准金属矽 化物(salicide)。 13.如申请专利范围第12项所述之半导体电阻元件 的制造方法,其中形成该自行对准金属矽化物之步 骤更包括: 在该半导体基底上形成一金属层; 进行高温加热处理,使该金属层与该多晶矽层表面 相接触之部份产生矽化反应,而自行对准形成金属 矽化物;及 去除未反应成金属矽化物之该金属层。 14.如申请专利范围第13项所述之半导体电阻元件 的制造方法,其中进行该高温加热处理系采用快速 加热制程完成者。 15.如申请专利范围第13项所述之半导体电阻元件 的制造方法,其中去除未反应该金属层的步骤系利 用湿蚀刻的方式选择性地去除之。 16.如申请专利范围第13项所述之半导体电阻元件 的制造方法,其中形成该自行对准金属矽化物之步 骤后,更可进行一快速加热制程,以产生稳定的该 金属矽化物。 17.如申请专利范围第8项所述之半导体电阻元件的 制造方法,其中该金属矽化物之材质系选自钴金属 矽化物、钛金属矽化物、镍金属矽化物、钯金属 矽化物及铂金属矽化物所组成之群组。 18.如申请专利范围第8项所述之半导体电阻元件的 制造方法,其中该氧化层系利用化学气相沈积技术 所形成者。 图式简单说明: 第一图为习知之电阻元件的构造剖视图。 第二图为习知之电阻元件的构造俯视图。 第三图为习知之电阻元件受电压变化影响的示意 图。 第四图为本发明之电阻元件的构造剖视图。 第五图为本发明之电阻元件的构造俯视图。 第六(a)图至第六(d)图分别为本发明在制作电阻元 件的各步骤构造剖视图。 第七图为本发明之电阻元件受电压变化影响的示 意图。