发明名称 地址生成电路
摘要 一种地址生成电路,具有:第一开关晶体管,第二开关晶体管,熔丝单元,电源接通复位电路,输出用于控制第一开关晶体管开/关状态的第一复位信号和用于控制第二开关晶体管开/关状态的第二复位信号。该地址生成电路还包括锁存电路,用于锁存和输出对应于熔丝元件切断或非切断状态的预定电势。在紧邻电源接通之后的第一时期内第一复位信号导通第一开关晶体管,并在第一时期结束后将第一开关晶体管总是保持在关状态。此外,在第一时期之后的至少第二时期内第二复位信号导通第二开关晶体管,并在第二时期结束后将第二开关晶体管总是保持在关状态。
申请公布号 CN1241205C 申请公布日期 2006.02.08
申请号 CN02103163.0 申请日期 2002.02.01
申请人 富士通株式会社 发明人 横関亘
分类号 G11C11/413(2006.01);G11C17/14(2006.01) 主分类号 G11C11/413(2006.01)
代理机构 中国国际贸易促进委员会专利商标事务所 代理人 付建军
主权项 1.一种地址生成电路,包括:第一开关晶体管,一端连接到电源,另一端连接到第一节点;第二开关晶体管,一端连接到所述第一节点,另一个端连接到第二节点;熔丝元件,一端连接到所述第二节点,另一端接地;电源接通复位电路,输出用于控制所述第一开关晶体管开/关状态的第一复位信号和用于控制所述第二开关晶体管开/关状态的第二复位信号;和锁存电路,输入端连接到所述第一节点,所述锁存电路锁存和输出对应于所述熔丝元件切断或非切断状态的预定电势,其中在紧邻电源接通之后的第一时期内所述第一复位信号导通所述第一开关晶体管,并在所述第一时期结束后将所述第一开关晶体管保持在关状态,和其中在所述第一时期之后的至少第二时期内所述第二复位信号导通所述第二开关晶体管,并在所述第二时期结束后将所述第二开关晶体管保持在关状态;其中所述地址生成电路是一种冗余地址生成电路,用于存储半导体存储器的存储单元阵列中的冗余地址,并在电源接通时生成所述冗余地址,其中所述熔丝元件根据所述冗余地址设置在切断状态或非切断状态。
地址 日本神奈川