发明名称 积体电路布局
摘要 一种头部电晶体3与底部电晶体5为一积体电路之核心1提供一虚拟电源供应。该头部电晶体3及/或底部电晶体5被分割成若干较小的电晶体,例如,该头部电晶体3被分割成一第一区段3a与一第二区段3b,而该底部电晶体5被分割成一第一区段5a与一第二区段5b。每一区段3a/3b及5a/5b的结合宽度相同于先前技术的单一头部/底部电晶体3、5。然而,每一区段3a、3b、5a和5b个别的宽度系是较小的,藉此改善积体电路设计中头部/底部电晶体3、5的布局。该头部电晶体3与该底部电晶体5系均匀安排于核心1之周围。这将具有使电源能均匀分配给此核心的优点,从而避免局部的温度上升。
申请公布号 TW200605308 申请公布日期 2006.02.01
申请号 TW094112956 申请日期 2005.04.22
申请人 皇家飞利浦电子股份有限公司 发明人 乔西 迪 杰瑟司 潘妮达 迪 纪维资;DE JESUS;法兰西斯可 帕索蓝诺;凯伦 巴特尼 罗哈凡卓 劳;瑞资 伊达 马祺迪斯 彼得 旻杰;MECHTILDIS PETER;桥塞夫 罗斯 法逵资
分类号 H01L23/52 主分类号 H01L23/52
代理机构 代理人 陈长文
主权项
地址 荷兰