| 主权项 |
1.一种用于形成电晶体结构于基板之方法,该基板 系包含一支撑的矽层、一埋入的绝缘层、与一顶 部的矽层,该顶部的矽层具有一顶层厚度且包含一 高掺杂程度,该电晶体结构系包含一闸极区域、与 一源极及汲极区域,该种方法包含: 该闸极区域形成于该顶部的矽层,该闸极区域与该 顶部的矽层系藉由一介电层而分开; 一开放区域形成于该顶部的矽层,藉由一个划界氧 化物及/或电阻层区域而划界; 藉由离子植入形成高度杂质或重度受损之区域,暴 露该开放区域至一离子束而该划界层区域与该闸 极区域系作用为植入光罩,其中,该离子束系包含 一束能量与一剂量之一组合,其为于该顶部的矽层 而允许在该源极及汲极区域之下方形成高度杂质 区域于该埋入的绝缘层以及在该闸极区域之下方 形成一高度杂质或重度受损区域于该顶部的矽层 。 2.如申请专利范围第1项用于形成电晶体结构之方 法,其中,该种方法包含: 形成一二氧化矽之覆盖层; 晶圆接合该基板至一第二基板,该第二基板包含一 二氧化矽顶层,该覆盖层系与该二氧化矽顶层为面 对面。 3.如申请专利范围第1或2项之用于形成电晶体结构 之方法,其中该种方法包含: 该支撑的矽层之一初始移除处理,藉着运用该埋入 的绝缘层作为对于该初始移除处理之一阻止层; 该埋入的绝缘层之进一步移除处理,藉着运用该顶 部的矽层作为对于该进一步移除处理之一阻止层 。 4.如申请专利范围第3项之用于形成电晶体结构之 方法,其中,该种方法包含:在该闸极区域的下方之 该顶部矽层之该高度杂质区域之一移除处理,藉着 运用该源极及汲极区域作为对于该移除处理之一 阻止层而选择性蚀刻该移除处理系产生于该源极 及汲极区域之间的一个间隙。 5.如申请专利范围第4项之用于形成电晶体结构之 方法,其中,该种方法包含:运用该介电区域或该闸 极区域作为对于该移除处理之另一个阻止层。 6.如申请专利范围第4或5项之用于形成电晶体结构 之方法,其中,该种方法包含:一通道层之沉积于该 间隙,以形成一通道区域。 7.如申请专利范围第6项之用于形成电晶体结构之 方法,其中,该通道层系包含一通道材料,其为下列 的材料之至少一者: 诸如矽(Si)、锗化矽(SiGe)、锗(Ge)、砷化镓(GaAs)、 或磷化铟(InP)之半导体材料; 一第三族-第五族(III-V)或第二族-第六族(II-VI)的化 合物; 一金属; 一金属间化合物;及, 一有机或生物有机化合物。 8.如申请专利范围第6项之用于形成电晶体结构之 方法,其中,该通道层系包含:一量子线或量子点结 构。 9.如申请专利范围第8项之用于形成电晶体结构之 方法,其中,该通道层系包含:奈米线、一阵列之奈 米点、碳奈米点、或奈米管。 10.如申请专利范围第1或2项之用于形成电晶体结 构之方法,其中,该离子束系包含锗(Ge)、碘(I)、或 溴(Br)之离子。 11.如申请专利范围第1或2项之用于形成电晶体结 构之方法,其中,该电晶体结构系一MOSFET结构。 12.如申请专利范围第1或2项之用于形成电晶体结 构之方法,其中,该电晶体结构系一双极结构,该闸 极系配置为射极,该通道区域系配置为集极,该闸 极介电质系配置为基极,且该自我对准的源极及汲 极区域系配置为对于该基极之接触点。 13.一种于基板上之电晶体结构,包含:一闸极区域 、与一源极及汲极区域,特征在于该电晶体结构为 根据申请专利范围第1项之方法所制造。 14.一种半导体元件,包含根据申请专利范围第13项 之电晶体结构。 图式简单说明: 第1图系示意显示根据本发明之用于一种MOSFET的闸 极结构; 第2图系示意显示根据本发明之用于形成一种MOSFET 的自我对准源极及汲极区域之第一处理阶段; 第3图系示意显示根据本发明之用于形成一种MOSFET 的自我对准源极及汲极区域之第二处理阶段; 第4图系示意显示根据本发明之用于形成一种MOSFET 的一通道区域之第三处理阶段; 第5a图系示意显示于一第一实施例之通道区域的 平面图; 第5b图系示意显示于一第二实施例之通道区域的 平面图;及 第5c图系示意显示于一第三实施例之通道区域的 平面图。 |
