发明名称 |
整合拉紧的锗层到先进CMOS技术中的方法INTEGRATION OF STRAINED GE INTO ADVANCED CMOS TECHNOLOGY |
摘要 |
在此揭示一种在一具有压缩应力之锗层中制造PFET元件用的结构与方法。这类元件的制造方法系与标准CMOS技术相容且可完全可加以放大量产,其中的处理步骤包括专一性磊晶沉积一超过50%锗浓度的缓冲层、一纯锗层及一SiGe顶层。相较于类似的矽元件来说,所制作之容纳在该具有压缩应力之锗层中的埋设通道型PMOS元件,具有优异的元件特性。 |
申请公布号 |
TW200605269 |
申请公布日期 |
2006.02.01 |
申请号 |
TW094120264 |
申请日期 |
2005.06.17 |
申请人 |
万国商业机器公司 |
发明人 |
商惠玲;利翁美凯;楚杰克O CHU, JACK O.;瓜瑞尼凯瑟恩W GUARINI, KATHRYN W. |
分类号 |
H01L21/8234;H01L21/8238 |
主分类号 |
H01L21/8234 |
代理机构 |
|
代理人 |
蔡坤财 |
主权项 |
|
地址 |
美国 |