| 发明名称 | 半导体器件及其制造方法 | ||
| 摘要 | 提供一种电源电压转换效率提高的半导体器件。在具有一个其中用于高端开关的功率MOSFET和用于低端开关的功率MOSFET串联连接的电路的非绝缘DC－DC转换器中，用于低端开关的功率MOSFET和肖特基势垒二极管形成在一个半导体芯片内，该肖特基势垒二极管与该用于低端开关的功率MOSFET并联连接。肖特基势垒二极管的形成区域SDR布置在半导体芯片较短方向上的中心，以及在其两侧上布置用于低端开关的功率MOSFET的形成区域。从半导体芯片主表面上两个长边附近的栅极指向肖特基势垒二极管的形成区域SDR，布置多个栅极指，使得形成区域SDR插入在它们之间。 | ||
| 申请公布号 | CN1728379A | 申请公布日期 | 2006.02.01 |
| 申请号 | CN200510077212.0 | 申请日期 | 2005.06.16 |
| 申请人 | 株式会社瑞萨科技 | 发明人 | 白石正树;宇野友彰;松浦伸悌 |
| 分类号 | H01L27/02(2006.01);H01L29/78(2006.01);H01L21/82(2006.01);H01L21/336(2006.01) | 主分类号 | H01L27/02(2006.01) |
| 代理机构 | 北京市金杜律师事务所 | 代理人 | 王茂华 |
| 主权项 | 1.一种半导体器件，包括：半导体芯片，该半导体芯片具有场效应晶体管和与该场效应晶体管并联连接的肖特基势垒二极管，其中，在所述半导体芯片中，布置构成所述场效应晶体管的多个晶体管单元形成区域，以在其间插入所述肖特基势垒二极管的形成区域；以及其中，在所述半导体芯片的主表面上方，安排第一金属栅极互连和多个第二金属栅极互连，该第一金属栅极互连沿所述半导体芯片的外围延伸，该多个第二金属栅极互连从所述第一金属栅极互连朝向所述肖特基势垒二极管形成区域，在所述多个晶体管单元形成区域上方延伸，以便在所述多个第二金属栅极互连之间插入所述肖特基势垒二极管形成区域。 | ||
| 地址 | 日本东京都 | ||