| 发明名称 | 垂直分离栅非易失性存储单元及其制造方法 | ||
| 摘要 | 一种包括垂直分离栅非易失性存储单元的半导体器件，用于在半导体衬底上存储至少一位，在衬底上包括沟槽、第一有源区、第二有源区、沿着沟槽的侧壁延伸的沟道区，沟槽具有第一方向上延伸的长度和与第一方向垂直的第二方向上延伸的宽度，且沟槽通过隧道氧化物覆盖在侧壁上且包括由浮栅和控制栅构成的至少一个栅极叠层，其中控制栅延伸到沟槽的底部，第一浮栅位于左沟槽壁处，以形成具有控制栅的第一栅极叠层，且第二浮栅位于右沟槽壁处，以形成具有控制栅的第二栅极叠层。 | ||
| 申请公布号 | CN1729558A | 申请公布日期 | 2006.02.01 |
| 申请号 | CN200380106808.8 | 申请日期 | 2003.11.27 |
| 申请人 | 皇家飞利浦电子股份有限公司 | 发明人 | R·T·F·范沙克;M·J·范杜尤伦 |
| 分类号 | H01L21/336(2006.01);H01L21/8247(2006.01);H01L27/115(2006.01) | 主分类号 | H01L21/336(2006.01) |
| 代理机构 | 中国专利代理(香港)有限公司 | 代理人 | 吴立明;梁永 |
| 主权项 | 1.一种包括垂直分离栅非易失性存储单元的半导体器件，用于在半导体衬底(1)上存储至少一位，在所述衬底(1)上包括沟槽(4)、第一有源区(6)、第二有源区(15)、基本上沿着所述沟槽(4)的侧壁延伸的沟道区(cr)，所述的沟槽(4)具有第一方向上(A-A’)的长度和第二方向(B-B’)上的宽度，所述的第一方向与所述的第二方向垂直，所述的沟槽(4)在所述的侧壁上被隧道氧化物(5)覆盖且包括至少一个栅极叠层(S1、S2)，所述的栅极叠层(S1、S2)由浮栅(7”)和控制栅(13)构成，所述的浮栅(7”)通过电介质(12)与所述的控制栅(13)隔开，其特征在于：所述的控制栅(13)延伸到所述沟槽(4)的底部，第一浮栅(7”)位于所述沟槽(4)的左侧壁处，以形成具有所述控制栅(13)的第一栅极叠层(S1)，第二浮栅(7”)位于所述沟槽(4)的右侧壁处，以形成具有所述控制栅(13)的第二栅极叠层(S2)。 | ||
| 地址 | 荷兰艾恩德霍芬 | ||