半导体试验装置

摘要

以由DUT输出的时钟的上升及下降的两种边沿定时取得DUT(被试验器件)的输出数据，同期取得DDR型器件的输出数据。具备：时钟侧时间插入器(20)，其输入由DUT1的时钟、由一定的定时间隔的多个选通脉冲取得、作为时间序列的电平数据输出；数据侧时间插入器(20)，其输入由DUT1的输出数据、由一定的定时间隔的多个选通脉冲取得、作为时间序列的电平数据输出；和边沿选择器(30)，其转换由时间插入器(20)取得的时间序列的电平数据、选择地输出表示该电平数据的上升和/或下降沿的电平数据。

主权项

1.一种半导体试验装置，其特征在于，具备：第一时间插入器，其输入由被试验器件输出的时钟、使该时钟由具有一定定时间隔的多个选通脉冲取得、作为时间序列的电平数据输出；第二时间插入器，其输入由被试验器件输出的输出数据、使该输出数据由具有一定定时间隔的多个选通脉冲取得、作为时间序列的电平数据输出；和第一选择电路，其通过输入由第一及第二时间插入器输出的时间序列的电平数据、选择以输入到第一时间插入器的时钟的边沿定时输入到第二时间插入器的输出数据、作为被试验器件的被测定数据而输出；其中第一和/或第二时间插入器具备边沿选择器，该边沿选择器输入由多个选通脉冲取得的时间序列的电平数据、选择地输出表示该电平数据的上升沿和/或下降沿的边沿定时的电平数据。