发明名称 PLL having multi-level voltage-current converter and clock phase locking method
摘要
申请公布号 KR100546344(B1) 申请公布日期 2006.01.26
申请号 KR20030049138 申请日期 2003.07.18
申请人 发明人
分类号 H03L7/08;H03L7/00;H03L7/093;H03L7/099;H03L7/10 主分类号 H03L7/08
代理机构 代理人
主权项
地址