| 发明名称 | 半导体集成电路 | ||
| 摘要 | 本发明的课题是，提供具有能够保证晶片加工后已完成的门图形(门形状)有均匀的值的基本元件集合的半导体集成电路。在半导体衬底(未图示)上形成p型有源区(1)和n型有源区(2)。然后，在该p型有源区(1)和n型有源区(2)上形成3条门布线(3、4、5)，在p型有源区(1)上，在与n型有源区(2)相向侧的相反一侧(图中的p型有源区(1)的上侧)形成用于设置接触孔(6、7)的突出部。在该突出部所形成的接触孔(6)在门布线(3)与门布线(4)之间形成。另外，在突出部所形成的接触孔(7)在门布线(4)与门布线(5)之间形成。 | ||
| 申请公布号 | CN1238900C | 申请公布日期 | 2006.01.25 |
| 申请号 | CN03107978.4 | 申请日期 | 2003.03.28 |
| 申请人 | 三菱电机株式会社 | 发明人 | 澁谷宏治 |
| 分类号 | H01L27/04(2006.01);H01L27/10(2006.01) | 主分类号 | H01L27/04(2006.01) |
| 代理机构 | 中国专利代理(香港)有限公司 | 代理人 | 刘宗杰;叶恺东 |
| 主权项 | 1.一种具有基于单元的基本元件集合的半导体集成电路，其特征在于，包括：在半导体衬底上所形成的第1有源区和第2有源区；以及在上述第1有源区上和上述第2有源区上通过、在规定的方向延伸、至少在上述第1有源区上和上述第2有源区上以均匀的间隔形成的多条门布线，上述第1有源区和上述第2有源区的至少一方具有向上述规定方向突出的突出部，还包括在上述突出部形成的接触孔，上述突出部的宽度比夹着上述突出部并且位于上述第1有源区和上述第2有源区上的上述多条门布线之间的宽度大。 | ||
| 地址 | 日本东京都 | ||