发明名称 多线程流水线指令解码器的方法和设备
摘要 使用多线程传输的指令解码器计时、清除和延迟多线程机器中解码流水线的指令,可以获得最佳的性能和最小的功耗。一个映像流水线映像保持线程标识的指令解码流水线和指令解码器每个流水线阶段有效指令比特。线程标识和有效的比特用于控制对指令解码器中每个流水线阶段的计时、清除和延迟。一个线程指令能够被清除而不与在解码流水线的其它线程指令发生冲突,在一些情况下,一个线程的指令能够被延迟而不与在解码流水线的其它线程指令发生冲突。本发明中,仅仅当有效指令需要前进以便保持功率和最小化延迟时计时流水线阶段。
申请公布号 CN1725176A 申请公布日期 2006.01.25
申请号 CN200510092686.2 申请日期 2000.11.06
申请人 英特尔公司 发明人 J·P·杜格拉斯;D·J·德勒加尼斯;J·D·哈德利
分类号 G06F9/38(2006.01) 主分类号 G06F9/38(2006.01)
代理机构 中国专利代理(香港)有限公司 代理人 李亚非;王勇
主权项 1.一种用于多线程处理器的流水线指令解码器,该流水线指令解码器包括:指令解码流水线,用于解码与多个指令线程相关的指令,该指令解码流水线具有预定数目的流水线阶段;与指令解码流水线并行的有效位流水线,该有效位流水线具有与指令解码流水线的预定数目的流水线阶段并行的相同预定数目的流水线阶段,把在每一流水线阶段处的有效指示符与在指令解码流水线中被解码的每个指令关联;和与指令解码流水线和有效位流水线并行的线程标识流水线,该线程标识流水线具有与指令解码流水线和有效位流水线的预定数目的流水线阶段并行的相同预定数目的流水线阶段,把在每一流水线阶段处的有效指示符与在指令解码流水线中被解码的每个指令关联。
地址 美国加利福尼亚州