| 主权项 |
1.一种用于在一使用多个逻辑页之记忆体系统中 来侦测过度程式化的方法,其包括以下步骤: 藉由用于一特殊逻辑页之资料来程式化一第一多 状态储存元件;及 使用来自一不同于该特殊逻辑页之逻辑页的资料 来判定用于程式化该第一多状态储存元件之该步 骤是否过度程式化该多状态储存元件。 2.如请求项1之方法,其进一步包括以下步骤: 在藉由用于该特殊逻辑页之资料来程式化该第一 多状态储存元件之前,藉由用于不同于该特殊逻辑 页之该逻辑页的资料来程式化该第一多状态储存 元件。 3.如请求项2之方法,其中该使用资料之步骤包含以 下步骤: 判定该第一多状态储存元件之一临限电压是否高 于一比较値;及 若该第一多状态储存元件之该临限电压高于该比 较値且用于该逻辑页的资料指示该第一多状态储 存元件之该临限电压不应高于该比较値,则判定该 第一多状态储存元件被过度程式化。 4.如请求项3之方法,其中: 该第一多状态储存元件能够储存处于包含状态0、 状态1、状态2及状态3之至少四个状态中的至少两 个位元之资料; 该等两个位元之资料的一第一位元系用于该特殊 的逻辑页; 该等两个位元之资料的一第二位元系用于不同于 该特殊的逻辑页之该逻辑页; 该第一位元于状态2及状态3中被程式化; 该第二位元于状态1及状态2中被程式化; 该比较値在状态2及状态3之间;且 若程式化该第二位元使得该第一多状态储存元件 应处于状态2中,则用于不同于该特殊页之该逻辑 页的该资料指示该第一多状态储存元件之该临限 电压不应高于该比较値。 5.如请求项1之方法,其中该使用资料的步骤包含以 下步骤: 执行一检验操作以判定一用于该第一多状态储存 元件之临限电压;且 使用来自不同于该特殊逻辑页之该逻辑页的该资 料来判定该临限电压是否应高于该第一比较点。 6.如请求项1之方法,其中: 该第一多状态储存元件能够储存多个状态中之多 个位元的资料; 该等多个位元之资料的一第一位元系用该特殊逻 辑页; 该等多个位元之资料的一第二位元系用于不同于 该特殊逻辑页之该逻辑页;且 该使用资料的步骤包含判定藉由用于该特殊逻辑 页之资料来程式化该第一多状态储存元件的该步 骤是否期望将该第一多状态储存元件程式化为一 第一状态但是将该第一多状态储存元件程式化超 出该第一状态。 7.如请求项6之方法,其进一步包括以下步骤: 在该使用资料的步骤之后判定该第一多状态储存 元件是否被程式化超出一第二状态。 8.如请求项7之方法,其进一步包括以下步骤: 在藉由用于该特殊逻辑页之资料来程式化该第一 多状态储存元件之前,藉由用于不同于该特殊逻辑 页之该逻辑页的资料来程式化该第一多状态储存 元件,该特殊逻辑页系一高页,不同于该特殊逻辑 页之该逻辑页系一低页;及 响应藉由用于不同于该特殊逻辑页之该逻辑页的 资料来程式化该第一多状态储存元件的该步骤,来 判定该第一多状态储存元件是否被程式化超出一 第三状态,该第三状态与程式化该第二位元相关联 ,响应藉由用于一特殊逻辑页之资料来程式化一第 一多状态储存元件之该步骤,来执行使用并判定该 第一多状态储存元件是否被程式化超出一第二状 态的该等步骤。 9.如请求项1之方法,其进一步包括以下步骤: 在程式化该第一多状态储存元件之后来程式化一 第二多状态储存元件,且在该使用步骤之前,将该 第一多状态储存器连接至一第一字元线且将该第 一多状态储存器连接至一第二字元线。 10.如请求项1之方法,其中: 该第一多状态储存元件使用根据一格雷码之多状 态配置来储存资料。 11.如请求项1之方法,其中: 由一状态机来执行程式化并使用资料的该步骤。 12.如请求项1之方法,其中: 该第一多状态储存元件系一储存元件阵列之一部 分; 该储存元件阵列系位于一积体电路晶片上; 由一状态机来执行程式化并使用资料的该步骤;且 该状态机系位于该积体电路晶片上。 13.如请求项1之方法,其中: 该第一多状态储存元件系一储存元件阵列之一部 分; 该储存元件阵列系位于一积体电路晶片上; 该记忆体系统包含一控制器; 该控制器并不位于该积体电路晶片上; 由一状态机来执行程式化并使用资料的该步骤;且 该状态机系位于该积体电路晶片上。 14.如请求项1之方法,其中: 该第一多状态储存元件系一储存元件阵列之一部 分; 该储存元件阵列系位于一积体电路晶片上;且 由该积体电路晶片上的电路来执行程式化并使用 资料的该步骤。 15.如请求项1之方法,其中: 该第一多状态储存元件系一储存元件阵列之一部 分; 响应来自一与该储存元件阵列进行通讯的主机系 统之指令来执行该程式化步骤;且 该储存元件阵列可自该主机系统移除。 16.如请求项1之方法,其中: 该第一多状态储存元件系一快闪记忆体元件。 17.如请求项1之方法,其中: 该第一多状态储存元件系一NAND快闪记忆体元件。 18.一种用于在一使用多个逻辑页之记忆体系统中 来侦测过度程式化的方法,其包括以下步骤: 判定一第一多状态储存元件的一临限电压是否高 于一比较値,该第一多状态储存元件储存至少一第 一逻辑页及一第二逻辑页的资讯,在将资料写入至 该第二逻辑页之后执行判定该第一多状态储存元 件的该临限电压是否高于该比较値的该步骤;及 基于来自该第一逻辑页的资料及判定一第一多状 态储存元件的一临限电压是否高于一比较値的该 步骤来判定该第一多状态储存元件是否被过度程 式化。 19.如请求项18之方法,其中: 该第一多状态储存元件储存使用多个状态的资料; 至少该等多个状态的一第一状态及一第二状态与 该第二逻辑页的程式化资料相关联; 将来自该第一逻辑页的该资料储存于该第一多状 态储存元件中; 来自该第一逻辑页的该资料指示该第一多状态储 存元件应处于该第一状态或该第二状态中的哪一 个中;且 若该第一多状态储存元件应处于该第一状态中但 是已被程式化超出该第一状态,则该第一多状态储 存元件被过度程式化。 20.如请求项18之方法,其中: 该第一多状态储存元件系一储存元件阵列之一部 分; 该储存元件阵列系位于一积体电路晶片上;且 由该积体电路晶片上的一个或多个电路来执行判 定一多状态储存元件的一临限电压是否高于一比 较値及判定该第一多状态储存元件是否被过度程 式化的该等步骤。 21.如请求项18之方法,其中: 该第一多状态储存元件系一NAND快闪记忆体元件。 22.一种记忆体系统,包括: 一储存元件阵列;及 一与该储存元件阵列进行通讯的管理电路,该管理 电路执行包含藉由一特殊逻辑页的资料来程式化 一第一多状态储存元件的程式化操作,该管理电路 亦执行过度程式化侦测,其包含使用来自一不同于 该特殊逻辑页之逻辑页的资料来判定藉由该特殊 逻辑页之资料对该第一多状态储存元件之该程式 化是否过度程式化该第一多状态储存元件。 23.如请求项22之记忆体系统,其中: 该管理电路包含一状态机。 24.如请求项23之记忆体系统,其进一步包括: 一控制器,该状态机及该储存元件阵列皆位于一第 一积体电路晶片上且该控制器并不位于该第一积 体电路晶片上。 25.如请求项24之记忆体系统,其中: 该状态机执行该过度程式化侦测。 26.如请求项23之记忆体系统,其中: 在藉由该特殊逻辑页之资料来程式化该第一多状 态储存元件之前,该管理电路能进一步藉由不同于 该特殊逻辑页之该逻辑页的该资料来程式化该第 一多状态储存元件。 27.如请求项26之记忆体系统,其中: 该管理电路执行该过度程式化侦测,此系藉由判定 该第一多状态储存元件的一临限电压是否高于一 比较値以及藉由若该第一多状态储存元件之该临 限电压高于该比较値且该逻辑页之资料指示该第 一多状态储存元件之该临限电压不应高于该比较 値则判定该第一多状态储存元件被过度程式化来 达成。 28.一种使用多个逻辑页的记忆体系统,其包括: 用于藉由一特殊逻辑页之资料来程式化一第一多 状态储存元件的构件;以及 用于使用来自一不同于该特殊逻辑页之逻辑页的 资料以判定该第一多状态储存元件是否被过度程 式化的构件。 29.如请求项28之记忆体系统,其进一步包括: 用于在程式化该第一多状态储存元件之后且在该 使用步骤之前来程式化一第二多状态储存元件的 构件,该第一多状态储存器连接至一控制线且该第 二多状态储存器连接至一控制线。 30.如请求项29之记忆体系统,其中: 该第一多状态储存元件系一NAND快闪记忆体元件。 图式简单说明: 图1系一反及(NAND)串的俯视图。 图2系NAND串的等效电路图。 图3系NAND串的横截面图。 图4系一用以描述三个NAND串的电路图。 图5系一非挥发性记忆体系统之一实施例的方块图 ,其中建构了本发明之多个态样。 图6说明了一记忆体阵列之组织的一实例。 图7描绘了行控制电路之一部分。 图8描绘了记忆体单元之临限分布并说明了一种用 于程式化多状态记忆体单元之技术的一实例。 图9系一用以描述一用于程式化一记忆体阵列之过 程的一实施例的流程图。 图10-13系用以描述一组用于执行过度程式化侦测 之过程的一实施例的流程图。 图14A及14B系用以描述用于程式化及执行过度程式 化侦测之过程的两个实施例的流程图。 图15A描绘了记忆体临限分布。 图15B及15C系用以描述用于执行过度程式化侦测之 过程的两个实施例的流程图。 图16描绘了具有用于执行过度程式化侦测之另一 组比较点的记忆体临限分布。 图17-22系执行过度程式化侦测之额外实施例的真 値表。 |
