| 主权项 |
1.一种具有二位元浮置闸极记忆胞元件的制造方 法,包括: 提供一材料,该材料包括具有一记忆胞区的一基底 ,该基底中具有形成于该记忆胞区中的一复合电荷 储存结构,且在该复合电荷储存结构上形成一保护 衬里材料层,该材料更包括在该记忆胞区中多数个 埋入式扩散氧化元件,该些埋入式扩散氧化元件系 至少覆盖于该基底中相对应的多数个埋入式扩散 区上,该些埋入式扩散氧化元件垂直延伸穿过该复 合电荷储存结构,至少向下穿过该复合电荷储存结 构的所有电荷储存次材料层,该埋入式扩散氧化元 件具有多数个侧壁,且该些侧壁高于该复合电荷储 存结构的上表面,且该复合电荷储存结构系邻接于 该些埋入式扩散氧化元件之,该复合电荷储存结构 更具有横向延伸于两埋入式扩散氧化元件之间的 一隶属部份,该材料更包括多数个间隙壁元件,且 该些间隙壁元件位在该复合电荷储存结构上,并倚 靠着该些埋入式扩散氧化元件的该些侧壁; 以该些间隙壁元件为罩幕,进行一蚀刻制程穿过该 复合电荷储存结构的该隶属部份以形成一沟渠,至 少向下穿过该复合电荷储存结构的所有电荷储存 次材料层; 在该沟渠中形成一绝缘体,该绝缘体的一高度至少 要高于该复合电荷储存结构的该电荷储存次材料 层的上表面;以及 形成一闸极导体并覆盖该复合电荷储存结构的该 隶属部份的至少一部份上。 2.如申请专利范围第1项所述之具有二位元浮置闸 极记忆胞元件的制造方法,其中在提供该材料的步 骤中,所提供的该材料中之该复合电荷储存结构包 括一复合材料层,且该复合材料层具有一底绝缘次 材料层,该底绝缘次材料层上方为一电荷储存次材 料层,该电荷储存次材料层上方为一顶绝缘次材料 层, 其中,进行蚀刻制程以形成该沟渠的步骤中,至少 蚀刻至下方该复合电荷储存结构的该电荷储存次 材料层, 其中,在该沟渠中形成该绝缘体的步骤中,该绝缘 体的一高度至少高于该电荷储存次材料层的上表 面。 3.如申请专利范围第2项所述之具有二位元浮置闸 极记忆胞元件的制造方法,其中在该沟渠中形成该 绝缘体的步骤中,该绝缘体的一高度大体上和该复 合电荷储存结构的上表面共平面。 4.如申请专利范围第2项所述之具有二位元浮置闸 极记忆胞元件的制造方法,其中在提供该材料的步 骤中,所提供的该材料中之该电荷储存次材料层包 括一电荷陷入材料。 5.如申请专利范围第4项所述之具有二位元浮置闸 极记忆胞元件的制造方法,其中该电荷陷入材料包 括氮化矽。 6.如申请专利范围第1项所述之具有二位元浮置闸 极记忆胞元件的制造方法,其中提供该材料的步骤 ,包括: 提供一预备材料,该预备材料具有该基底、该复合 电荷储存结构、该保护衬里材料层及该些埋入式 扩散氧化元件;以及 在该预备材料至少一部份上形成该些间隙壁元件 。 7.如申请专利范围第6项所述之具有二位元浮置闸 极记忆胞元件的制造方法,其中在该预备材料至少 一部份上形成该些间隙壁元件的步骤,包括在该复 合电荷储存结构的该隶属部份之横向延伸上形成 一间隙壁材料,且该些间隙壁材料沿着侧壁形成。 8.如申请专利范围第7项所述之具有二位元浮置闸 极记忆胞元件的制造方法,其中该间隙壁材料与该 保护衬里材料层的材质系为相同的材质。 9.如申请专利范围第1项所述之具有二位元浮置闸 极记忆胞元件的制造方法,其中该间隙壁材料与该 保护衬里材料层的材质系为相同的材质。 10.如申请专利范围第1项所述之具有二位元浮置闸 极记忆胞元件的制造方法,其中该些间隙壁元件系 具有导电性。 11.如申请专利范围第10项所述之具有二位元浮置 闸极记忆胞元件的制造方法,其中该些间隙壁元件 与该闸极导体系由相同的材质所形成。 12.如申请专利范围第1项所述之具有二位元浮置闸 极记忆胞元件的制造方法,其中在提供该材料的步 骤中,包括: 至少在该记忆胞区中的基板上形成该复合电荷储 存结构; 至少在该记忆胞区中的该复合电荷储存结构上形 成一牺牲材料层; 在该埋入式扩散区上形成多数个开口,且该些开口 穿透该牺牲材料层及该复合电荷储存结构; 以该牺牲材料层为罩幕,植入多数个埋入式扩散; 在开口中形成该些埋入式扩散氧化元件,且该些埋 入式扩散氧化元件的一高度高于该复合电荷储存 结构上表面;以及 至少在该记忆胞区中,移除该牺牲材料层。 13.如申请专利范围第12项所述之具有二位元浮置 闸极记忆胞元件的制造方法,其中在该些开口中形 成该些埋入式扩散氧化元件的步骤,包括: 在该些开口中及该第一牺牲材料至少一部份上沉 积一氧化矽,且该氧化矽填满该些开口,并具有一 高度,且该高度高于该牺牲材料层;以及 对该氧化矽进行一回蚀刻制程,直到该些开口中的 该高度低于该牺牲材料层的上表面,及暴露出部份 该牺牲材料层为止。 14.如申请专利范围第1项所述之具有二位元浮置闸 极记忆胞元件的制造方法,其中在该沟渠中形成一 绝缘体的步骤,包括: 在该沟渠中、该些间隙壁元件上及该些埋入式扩 散氧化元件上形成一氧化矽;以及 对该氧化矽进行一回蚀刻制程,直到该沟渠中的该 氧化矽与该复合电荷储存结构的该顶绝缘次材料 层的上表面具有相同的该高度,及暴露出部份该些 间隙壁元件为止。 15.如申请专利范围第14项所述之具有二位元浮置 闸极记忆胞元件的制造方法,其中形成该闸极导体 的步骤,包括在该些间隙壁元件上、该沟渠中的该 氧化矽上及该些埋入式扩散氧化元件上形成一闸 极导体材料,且该闸极导体材料电性接触于该些间 隙壁元件。 16.如申请专利范围第15项所述之具有二位元浮置 闸极记忆胞元件的制造方法,其中该闸极导体材料 与该些间隙壁元件系由相同的材质所形成。 17.如申请专利范围第1项所述之具有二位元浮置闸 极记忆胞元件的制造方法,其中形成该闸极导体的 步骤,包括在该些埋入式扩散氧化元件至少一部份 上形成该闸极导体。 18.如申请专利范围第1项所述之具有二位元浮置闸 极记忆胞元件的制造方法,包括在一逻辑电路区而 非该记忆胞区中形成一闸氧化层的步骤,且该闸氧 化层具有一厚度,且该厚度和该记忆胞区中该复合 电荷储存结构之该顶绝缘次材料层的厚度不同。 19.如申请专利范围第18项所述之具有二位元浮置 闸极记忆胞元件的制造方法,其中该闸氧化层具有 一厚度,且该厚度大于该记忆胞区中该复合电荷储 存结构之该顶绝缘次材料层的厚度。 20.如申请专利范围第1项所述之具有二位元浮置闸 极记忆胞元件的制造方法,其中该材料更具有一逻 辑电路区,提供该材料的步骤,包括: 在该基底上形成该复合电荷储存结构; 在该逻辑电路区中移除该复合电荷储存结构,至少 移除至下方的该底绝缘次材料层;以及 在该逻辑电路区形成一闸氧化层。 21.如申请专利范围第20项所述之具有二位元浮置 闸极记忆胞元件的制造方法,其中提供该材料的步 骤,更包括在该记忆胞区的该复合电荷储存结构上 及该逻辑电路区的该闸氧化层上,形成该保护衬里 材料层。 22.如申请专利范围第21项所述之具有二位元浮置 闸极记忆胞元件的制造方法,其中提供该材料的步 骤,更包括在形成该保护衬里材料层之后,在该记 忆胞区中形成该些埋入式扩散氧化元件及该些间 隙壁元件。 23.如申请专利范围第22项所述之具有二位元浮置 闸极记忆胞元件的制造方法,更包括在提供该材料 的步骤之后,及在进行蚀刻步骤以形成该沟渠之前 ,在该基底上成一光阻层,系于进行图案化形成该 沟渠时,用以保护该逻辑电路区。 24.如申请专利范围第23项所述之具有二位元浮置 闸极记忆胞元件的制造方法,更包括在进行蚀刻步 骤以形成该沟渠之后,及在形成该闸极导体的步骤 之前,移除该光阻层。 25.如申请专利范围第21项所述之具有二位元浮置 闸极记忆胞元件的制造方法,更包括在该逻辑电路 区中多数个选定的区域上暴露出该闸氧化层。 26.一种具有二位元浮置闸极记忆胞阵列之元件的 制造方法,包括: 提供一材料,该材料包括具有一记忆胞区的一基底 ,该记忆胞区具有多数个位元胞配置在一阵列中, 该基底中具有形成于该记忆胞区中的一复合电荷 储存结构,且在该复合电荷储存结构上形成一保护 衬里材料层,该材料更包括在该记忆胞区中多数个 氧化元件,该些氧化元件系至少覆盖于该基底中相 对应的多数条埋入式位元线上,该些氧化元件垂直 延伸穿过该复合电荷储存结构,至少向下穿过该复 合电荷储存结构的所有电荷储存次材料层,各该埋 入式字元线系横向延伸穿过该记忆胞区中的多数 个记忆胞,该氧化元件具有多数个侧壁,且该些侧 壁高于该复合电荷储存结构的上表面,且该复合电 荷储存结构系邻接于该些氧化元件,在该记忆体区 中的各该位元胞系由相对应的一对氧化元件,及横 向延伸于相对应且相邻接的两氧化元件之间的一 隶属部份所定义出来,各该位元胞更包括多数个间 隙壁元件,且该些间隙壁元件位在该复合电荷储存 结构上,并倚靠着该些氧化元件的该些侧壁,以定 义该些位元胞; 以该些间隙壁元件为罩幕,进行一蚀刻制程穿过各 该位元胞之该复合电荷储存结构的该隶属部份以 形成多数个沟渠,至少向下穿过该复合电荷储存结 构的所有电荷储存次材料层; 在该些沟渠中形成一绝缘体,该绝缘体的一高度至 少要高于该复合电荷储存结构的该电荷储存次材 料层的上表面;以及 形成一闸极导体并覆盖各该位元胞之该复合电荷 储存结构的该隶属部份的至少一部份上。 27.如申请专利范围第26项所述之具有二位元浮置 闸极记忆胞阵列之元件的制造方法,其中在提供该 材料的步骤中,所提供的该材料中之该复合电荷储 存结构包括一复合材料层,且该复合材料层具有一 底绝缘次材料层,该底绝缘次材料层上方为一电荷 陷入次材料层,该电荷陷入次材料层上方为一顶绝 缘次材料层, 其中,进行蚀刻制程以形成该些沟渠的步骤中,至 少蚀刻至下方该复合电荷储存结构的该电荷陷入 次材料层, 其中,在该些沟渠中形成该绝缘体的步骤中,该绝 缘体的一高度大体上和该复合电荷储存结构的上 表面共平面。 28.如申请专利范围第26项所述之具有二位元浮置 闸极记忆胞阵列之元件的制造方法,其中提供该材 料的步骤,包括: 提供一预备材料,该预备材料具有该基底、该复合 电荷储存结构、该保护衬里材料层及该些氧化元 件;以及 在该预备材料至少一部份上形成该些间隙壁元件 。 29.如申请专利范围第28项所述之具有二位元浮置 闸极记忆胞阵列之元件的制造方法,其中该预备材 料至少一部份上形成该些间隙壁元件的步骤,包括 在该复合电荷储存结构的该隶属部份之横向延伸 上形成一间隙壁材料,且该些间隙壁材料沿着侧壁 形成。 30.如申请专利范围第26项所述之具有二位元浮置 闸极记忆胞阵列之元件的制造方法,其中该间隙壁 材料与该保护衬里材料层的材质系为相同的材质 。 31.如申请专利范围第26项所述之具有二位元浮置 闸极记忆胞阵列之元件的制造方法,其中该些间隙 壁元件与该闸极导体系具有导电性,且由相同的材 料所形成。 32.如申请专利范围第26项所述之具有二位元浮置 闸极记忆胞阵列之元件的制造方法,其中提供该材 料的步骤,包括: 至少在该记忆胞区中的基板上形成该复合电荷储 存结构; 至少在该记忆胞区中的该复合电荷储存结构上形 成一牺牲材料层; 在该些埋入式位元线上形成多数个开口,且该些开 口穿透该牺牲材料层及该复合电荷储存结构; 以该牺牲材料层为罩幕,植入多数个埋入式位元线 扩散; 在开口中形成该些氧化元件,且该些氧化元件的一 高度高于该复合电荷储存结构上表面;以及 至少在该记忆胞区中,移除该牺牲材料层。 33.如申请专利范围第32项所述之具有二位元浮置 闸极记忆胞阵列之元件的制造方法,其中在该些开 口中形成该些氧化元件的步骤,包括: 在该些开口中及该第一牺牲材料至少一部份上沉 积一氧化矽,且该氧化矽填满该些开口,并具有一 高度,且该高度高于该牺牲材料层;以及 对该氧化矽进行一回蚀刻制程,直到该些开口中的 该高度低于该牺牲材料层的上表面,及暴露出部份 该牺牲材料层为止。 34.如申请专利范围第32项所述之具有二位元浮置 闸极记忆胞阵列之元件的制造方法,其中在该些沟 渠中形成一绝缘体的步骤,包括: 在该些沟渠中、该些间隙壁元件上及该些氧化元 件上形成一氧化矽;以及 对该氧化矽进行一回蚀刻制程,直到该些沟渠中的 该氧化矽与该复合电荷储存结构的该顶绝缘次材 料层的上表面具有相同的该高度,及暴露出部份该 些间隙壁元件为止。 35.如申请专利范围第34项所述之具有二位元浮置 闸极记忆胞阵列之元件的制造方法,其中该闸极导 体材料与该些间隙壁元件系由相同的材料所形成, 且其中形成该闸极导体的步骤,包括在该些间隙壁 元件上、该些沟渠中的氧化矽上及该些埋入式扩 散氧化元件上形成一闸极导体材料,且该闸极导体 材料电性接触于该些间隙壁元件。 36.如申请专利范围第26项所述之具有二位元浮置 闸极记忆胞阵列之元件的制造方法,其中形成该闸 极导体的步骤,包括在该些氧化元件至少一部份上 形成该闸极导体。 37.如申请专利范围第26项所述之具有二位元浮置 闸极记忆胞阵列之元件的制造方法,包括在一逻辑 电路区而非该记忆胞区中形成一闸氧化层的步骤, 且该闸氧化层具有一厚度,且该厚度和该记忆胞区 中该复合电荷储存结构之该顶绝缘次材料层的厚 度不同。 38.如申请专利范围第26项所述之具有二位元浮置 闸极记忆胞阵列之元件的制造方法,其中该材料更 具有一逻辑电路区,提供该材料的步骤,包括: 在该基底上形成该复合电荷储存结构; 在该逻辑电路区中移除该复合电荷储存结构,至少 移除至下方的该底绝缘次材料层;以及 在该逻辑电路区形成一闸氧化层。 39.如申请专利范围第38项所述之具有二位元浮置 闸极记忆胞阵列之元件的制造方法,其中提供该材 料的步骤,更包括: 在该记忆胞区的该复合电荷储存结构上及该逻辑 电路区的该闸氧化层上,形成该保护衬里材料层; 以及 在该记忆胞区中形成该些氧化元件及该些间隙壁 元件。 40.如申请专利范围第39项所述之具有二位元浮置 闸极记忆胞阵列之元件的制造方法,更包括: 在提供该材料的步骤之后,及在进行蚀刻步骤以形 成该些沟渠之前,在该基底上成一光阻层,系于进 行图案化形成该沟渠时,用以保护该逻辑电路区; 以及 在进行蚀刻步骤以形成该些沟渠之后,及在形成该 闸极导体的步骤之前,移除该光阻层。 41.一种具有二位元浮置闸极记忆胞元件的制造方 法,包括: 提供一材料,该材料包括具有一记忆胞区的一基底 ,该基底中具有形成于该记忆胞区中的一氧化矽- 氮化矽-氧化矽复合膜层,且在该氧化矽-氮化矽-氧 化矽复合膜层上形成一多晶矽衬里层,该材料更包 括在该记忆胞区中多数个埋入式扩散氧化元件,该 些埋入式扩散氧化元件系至少覆盖于该基底中相 对应的多数个埋入式扩散位元线上,该些埋入式扩 散氧化元件垂直延伸穿过该氧化矽-氮化矽-氧化 矽复合膜层,至少向下穿过该氧化矽-氮化矽-氧化 矽复合膜层的该氮化矽次材料层,该埋入式扩散氧 化元件具有多数个侧壁,且该些侧壁高于该氧化矽 -氮化矽-氧化矽复合膜层的上表面,且该该氧化矽- 氮化矽-氧化矽复合膜层系邻接于该些埋入式扩散 氧化元件,该氧化矽-氮化矽-氧化矽复合膜层更具 有横向延伸于两埋入式扩散氧化元件之间的一隶 属部份,该材料更包括多数个间隙壁元件,且该些 间隙壁元件位在该氧化矽-氮化矽-氧化矽复合膜 层上,并倚靠着该些埋入式扩散氧化元件的该些侧 壁; 以该些间隙壁元件为罩幕,进行一蚀刻制程穿过该 氧化矽-氮化矽-氧化矽复合膜层的该隶属部份以 形成一沟渠,至少向下穿过该氧化矽-氮化矽-氧化 矽复合膜层的该氮化矽次材料层; 在该沟渠中形成一氧化矽;以及 形成一多晶矽闸极导体并覆盖该氧化矽-氮化矽- 氧化矽复合膜层的该隶属部份的至少一部份上。 42.如申请专利范围第41项所述之具有二位元浮置 闸极记忆胞元件的制造方法,其中在提供该材料的 步骤,包括; 提供一预备材料,该预备材料具有该基底、该氧化 矽-氮化矽-氧化矽复合膜层、该多晶矽衬里层及 该些埋入式扩散氧化元件;以及 在该氧化矽-氮化矽-氧化矽复合膜层的该隶属部 份的横向延伸上形成一间隙壁材料。 43.如申请专利范围第41项所述之具有二位元浮置 闸极记忆胞元件的制造方法,其中提供该材料的步 骤,包括: 至少在该记忆胞区中的基板上形成该氧化矽-氮化 矽-氧化矽复合膜层; 至少在该记忆胞区中的该氧化矽-氮化矽-氧化矽 复合膜层上形成一牺牲材料层; 在该埋入式扩散位元线上形成多数个开口,且该些 开口穿透该牺牲材料层及该氧化矽-氮化矽-氧化 矽复合膜层; 以该牺牲材料层为罩幕,植入多数个埋入式扩散; 在该些开口中形成该些埋入式扩散氧化元件,且该 些埋入式扩散氧化元件的一高度高于该氧化矽-氮 化矽-氧化矽复合膜层上表面;以及 至少在该记忆胞区中,移除该牺牲材料层。 44.如申请专利范围第41项所述之具有二位元浮置 闸极记忆胞元件的制造方法,其中在该沟渠中形成 一氧化矽的步骤,包括: 在该沟渠中、该些间隙壁元件上及该些埋入式扩 散氧化元件上形成一氧化矽;以及 对该氧化矽进行一回蚀刻制程,直到该沟渠中的该 氧化矽与该氧化矽-氮化矽-氧化矽复合膜层的该 顶绝缘次材料层的上表面具有相同的该高度,及暴 露出部份该些间隙壁元件为止,其中形成该多晶矽 闸极导体的步骤,包括在该些间隙壁元件上、该沟 渠中的该氧化矽上及该些埋入式扩散氧化元件上 形成一闸极导体材料,且该闸极导体材料电性接触 于该些间隙壁元件。 45.如申请专利范围第41项所述之具有二位元浮置 闸极记忆胞元件的制造方法,其中该材料更具有一 逻辑电路区,提供该材料的步骤,包括: 在该基底上形成该氧化矽-氮化矽-氧化矽复合膜 层; 在该逻辑电路区中至少移除该氧化矽-氮化矽-氧 化矽复合膜层中的该顶氧化矽次材料层及该氮化 矽次材料层; 进行移除步骤之后,在该逻辑电路区中该氧化矽- 氮化矽-氧化矽复合膜层剩余部份的上表面上形成 一闸氧化层; 在该记忆胞区的该氧化矽-氮化矽-氧化矽复合膜 层上及该逻辑电路区的该闸氧化层上,形成该多晶 矽衬里层;以及 在形成该多晶矽衬里层之后,在该记忆胞区中形成 该些埋入式扩散氧化元件及该些间隙壁元件。 图式简单说明: 图1~图13系绘示本发明一较佳实施例的制造流程剖 面图。 图14系绘示图13之结构中相关元件的上视图。 |
