| 主权项 |
1.一具有垂直电晶体及沟槽电容器之记忆元件之 制造方法,包括下列步骤: 提供一具有一沟槽之基底,一沟槽电容器设置于该 沟槽之下半部,该沟槽电容器包括一填入电极层及 一表面低于该填入电极层且围绕该填入电极层之 领形介电层; 顺应性形成一阻障层于该领形介电层、填入电极 层上及该沟槽侧壁; 顺应性沉积一导电层于该阻障层上; 形成一埋藏区定义层于填入电极层上方之导电层; 及 以该埋藏区定义层为蚀刻阻挡,移除该埋藏区定义 层以上之该导电层。 2.如申请专利范围第1项所述之具有垂直电晶体及 沟槽电容器之记忆元件之制造方法,尚包括: 形成一沟槽顶绝缘层于该埋藏区定义层上; 形成一闸极介电层在该沟槽顶绝缘层上方之该沟 槽侧壁;及 形成一闸极导电层填入该沟槽顶绝缘层上方之该 沟槽。 3.如申请专利范围第1项所述之具有垂直电晶体及 沟槽电容器之记忆元件之制造方法,其中残余之该 导电层与该埋藏区定义层大致切齐。 4.如申请专利范围第1项所述之具有垂直电晶体及 沟槽电容器之记忆元件之制造方法,其中形成该埋 藏区定义层系采用下列步骤: 顺应性沉积一介电层于该导电层上且填入该沟槽 中,其中该介电层具有一较厚之底部及较薄之侧壁 ;及 等向性蚀刻该介电层,以移除位于该沟槽侧壁之该 介电层,留下底部之介电层作为该埋藏区定义层。 5.如申请专利范围第4项所述之具有垂直电晶体及 沟槽电容器之记忆元件之制造方法,其中沉积该介 电层之方法为一高密度电浆沉积法(HDP)。 6.如申请专利范围第4项所述之具有垂直电晶体及 沟槽电容器之记忆元件之制造方法,其中等向性蚀 刻该介电层系采用浸泡HF的酸蚀刻方法。 7.如申请专利范围第1项所述之具有垂直电晶体及 沟槽电容器之记忆元件之制造方法,其中移除该埋 藏区定义层上方导电层之步骤系采用一等向性蚀 刻法。 8.如申请专利范围第7项所述之具有垂直电晶体及 沟槽电容器之记忆元件之制造方法,其中该等向性 蚀刻法为以硝酸和氢氟酸之混合液为蚀刻液之湿 蚀刻方法,或是以含氯之气体为蚀刻气体之乾蚀刻 方法。 9.如申请专利范围第1项所述之具有垂直电晶体及 沟槽电容器之记忆元件之制造方法,其中该沟槽电 容器尚包括一设置于该沟槽下半部间隙壁之电容 介电层,及设置于沟槽下半部基底中之埋入电极层 。 10.如申请专利范围第1项所述之具有垂直电晶体及 沟槽电容器之记忆元件之制造方法,其中残余之该 导电层具有H型之剖面。 11.如申请专利范围第1项所述之具有垂直电晶体及 沟槽电容器之记忆元件之制造方法,其中该埋藏区 定义层为氧化矽。 12.一具有垂直电晶体及沟槽电容器之记忆元件,包 括: 一具有一沟槽之基底; 一沟槽电容器设置于该沟槽之下半部,该沟槽电容 器至少包括一填入电极层且以一表面低于该填入 电极层且围绕该填入电极层之领形介电层与该基 底隔绝; 一垂直电晶体设置于该沟槽上半部,其中该垂直电 晶体至少包括一掺杂区设置于该沟槽侧壁之基底 中;及 一横截面为H型埋藏区导电层设置于该垂直电晶体 及该沟槽电容器间,其中,该沟槽电容器透过该埋 藏区导电层与该垂直电晶体之掺杂区电性连接。 13.如申请专利范围第12项所述之具有垂直电晶体 及沟槽电容器之记忆元件,其中该沟槽电容器尚包 括一设置于该沟槽下半部侧壁之电容介电层,及设 置于沟槽下半部基底中之埋入电极层。 14.如申请专利范围第12项所述之具有垂直电晶体 及沟槽电容器之记忆元件,其中该垂直电晶体尚包 括一设置于沟槽上半部之闸极导电层及一设置于 沟槽上半部侧壁之闸极介电层。 15.如申请专利范围第12项所述之具有垂直电晶体 及沟槽电容器之记忆元件,其中该H型埋藏区导电 层填入该填入电极层和该沟槽侧壁间之区域。 16.如申请专利范围第12项所述之具有垂直电晶体 及沟槽电容器之记忆元件,其中该H型埋藏区导电 层包括一凹陷区,且一埋藏区定义层设置于该凹陷 区中。 17.如申请专利范围第16项所述之具有垂直电晶体 及沟槽电容器之记忆元件,其中该埋藏区定义层系 为氧化矽所组成。 18.如申请专利范围第12项所述之具有垂直电晶体 及沟槽电容器之记忆元件,尚包括一沟槽顶绝缘层 设置于该H型埋藏区导电层上,且该沟槽电容器系 藉由该沟槽顶绝缘层和该垂直电晶体隔绝。 19.如申请专利范围第12项所述之具有垂直电晶体 及沟槽电容器之记忆元件,其中该H型埋藏区导电 层系由多晶矽所组成。 20.如申请专利范围第12项所述之具有垂直电晶体 及沟槽电容器之记忆元件,其中该领形介电层系由 氧化矽所组成。 图式简单说明: 第1a~1d图系显示一种用以形成具有垂直电晶体及 沟槽电容器之记忆元件的制程示意图。 第2a~2f图系显示本发明之一实施例用以形成具有 垂直电晶体及沟槽电容器之记忆元件的制程示意 图。 |
