| 主权项 |
1.一种包括记忆体单元的半导体记忆体装置,各记 忆体单元包含: 一闸极绝缘膜,其形成于一半导体基板上; 一闸电极,其形成于该闸极绝缘膜上; 一通道区,其位在该闸电极下; 一对源极区及汲极区,其配置在该通道区对侧上, 该源极区及汲极区的导电型与该通道区的相反;及 记忆体功能单元,其分别位在闸电极对侧上,各记 忆体功能单元包括:一电荷保留部分及一抗消耗绝 缘体,该电荷保留部分系以用于储存电荷之材料制 成,该抗消耗绝缘体用于藉由分开该电荷保留部分 和该闸电极及该基板防止该储存电荷被消耗; 其中该闸电极侧壁及该电荷保留部分彼此相对之 一侧间的距离(T2)系调适与该电荷保留部分底部及 该基板表面间的距离(Tl)不同。 2.如请求项1之半导体记忆体装置,其中该距离T2随 着与该基板的测量距离越远而增加。 3.如请求项1之半导体记忆体装置,其中该距离T2大 于T1。 4.如请求项1之半导体记忆体装置,其中一层氮化氧 膜系形成于该电荷保留部分及该闸电极之间。 5.如请求项1之半导体记忆体装置,其中可以在该电 荷保留部分及该闸电极之间形成一沉积绝缘膜。 6.如请求项5之半导体记忆体装置,其中厚度介于1nm 至10nm之间(包含1与10)的一热绝缘体系配置于该沉 积绝缘体及该半导体基板之间。 7.如请求项1之半导体记忆体装置,其中该闸电极系 以与该基板不同的材料成分形成,及该距离T2与T1 不同。 8.如请求项1之半导体记忆体装置,其中该记忆体功 能单元中的该电荷保留部分藉由该抗消耗绝缘体 而与该闸电极及该基板分开, 该基板及该闸电极系以矽制成, 及其中该基板朝向该记忆体功能单元之区域的杂 质浓度与该闸电极朝向该记忆体功能单元之区域 的不同,及距离T2与T1不同。 9.如请求项8之半导体记忆体装置,其中该闸电极的 杂质浓度为11020cm-3或更多,及该基板的杂质浓度 低于该闸电极的杂质浓度。 10.如请求项1之半导体记忆体装置,其中该闸极绝 缘膜的至少一部分及该记忆体功能单元的至少一 部分各以一层氧化物膜制成,及该闸极绝缘膜的氧 化物膜等値厚度小于从该闸电极与该记忆体功能 单元相对之侧壁延伸通过该记忆体功能单元到达 位在该记忆体功能单元下之该基板表面之一路径 的氧化物膜等値厚度。 11.如请求项1之半导体记忆体装置,其中分别位在 该闸电极对侧上之该电荷保留部分可调适以独立 储存电荷。 12.如请求项1之半导体记忆体装置,其中该闸极绝 缘膜的至少一部分及该记忆体功能单元的至少一 部分各以一层氧化物膜制成,及该闸极绝缘膜的氧 化物膜等値厚度大于从该闸电极与该记忆体功能 单元相对之侧壁延伸通过该记忆体功能单元到达 位在该记忆体功能单元下之该基板表面之一路径 的氧化物膜等値厚度。 13.如请求项12之半导体记忆体装置,其中至少该源 极区的一部分及该汲极区的一部分系配置在该闸 电极下。 14.如请求项1之半导体记忆体装置,其中该记忆体 功能单元中的该抗消耗绝缘体系以一层氧化矽膜 或一层氮化氧矽膜制成,及该记忆体功能单元中的 该电荷保留部分系以一氮化矽膜制成。 15.如请求项1之半导体记忆体装置,其中该记忆体 功能单元中该电荷保留部分的至少一部分系配置 于该源极区或汲极区之上。 16.如请求项15之半导体记忆体装置,其中该记忆体 功能单元中的该电荷保留部分具有实质上与该闸 极绝缘膜之一表面平行的一表面。 17.如请求项16之半导体记忆体装置,其中该记忆体 功能单元中的该电荷保留部分包括延伸实质上与 该闸电极之一侧面平行的一部分。 18.如请求项16之半导体记忆体装置,其中该半导体 记忆体装置包含分开该记忆体功能单元中该电荷 保留部分和该基板之一绝缘膜,及该绝缘膜比该闸 极绝缘膜薄及厚度为0.8nm或更多。 19.如请求项16之半导体记忆体装置,其中该半导体 记忆体装置包含分开该记忆体功能单元中该电荷 保留部分和该基板之一绝缘膜,该绝缘比该闸极绝 缘膜厚及厚度为20nm或更少。 20.一种包括一半导体记忆体单元及半导体元件的 半导体装置,各该半导体记忆体单元及该半导体元 件包含: 一闸极绝缘膜,其形成于一半导体基板上; 一闸电极,其形成于该闸极绝缘膜上; 一通道区,其位在该闸电极下; 一对源极区及汲极区,其配置在该通道区对侧上, 该源极区及汲极区的导电型与该通道区的相反;及 记忆体功能单元,其分别位在闸电极对侧上,各记 忆体功能单元包括:一电荷保留部分及一抗消耗绝 缘体,该电荷保留部分系以用于储存电荷之材料制 成,该抗消耗绝缘体用于防止该储存电荷被消耗; 其中该闸电极侧壁及该电荷保留部分彼此相对之 一侧间的距离系调适与该第一电荷保留部分底部 及该基板表面间的距离不同, 其中该记忆体单元中的该源极区及汲极区系配置 于该记忆体单元之该闸电极下的一区域之外,及 该半导体元件中之该源极区及汲极区的一部分系 配置在该半导体元件的该闸电极下。 21.一种包含如请求项1之半导体记忆体装置的IC卡 。 22.一种包含如请求项1之半导体记忆体装置的可携 式电子设备。 23.一种制造一半导体记忆体装置的方法,包含下列 步骤: 在一半导体基板上形成一闸极绝缘膜及一闸电极 在该闸极绝缘膜上具有侧壁; 在该闸电极及该半导体基板上形成一第一绝缘膜; 部分移除该第一绝缘膜致使该第一绝缘膜至少留 在该闸电极之侧壁上; 藉由氧化作用程序或氮化氧作用程序在该基板及 该闸电极侧壁上形成一第二绝缘膜,致使覆盖该闸 电极侧壁之该第二绝缘膜的部分比覆盖该基板之 该第二绝缘膜的部分厚; 经由该第二绝缘膜在该闸电极侧壁上形成电荷储 存区;及 藉由使用该闸电极、存在于该闸电极侧壁上之该 第一绝缘膜及第二绝缘膜、及该电荷储存区作为 植入遮罩将杂质植入基板以形成源极区及汲极区 。 24.一种制造一半导体记忆体装置的方法,包含下列 步骤: 在一半导体基板上形成一闸极绝缘膜及在该闸极 绝缘膜上形成具有侧壁之一闸电极,该闸电极的制 成材料成分与该基板不同; 使用热处理在该基板及该闸电极侧壁上形成一绝 缘膜,致使该绝缘膜覆盖该基板的部分在厚度上与 该绝缘膜覆盖该闸电极侧壁的部分不同; 经由该绝缘膜在该闸电极侧壁上形成电荷储存区; 及 藉由使用该闸电极、存在于该闸电极侧壁上的该 绝缘膜、及该电荷储存区作为植入遮罩将杂质植 入该基板以形成源极区及汲极区。 25.一种制造一半导体记忆体装置的方法,包含下列 步骤: 在以矽制成的一半导体基板上形成一闸极绝缘膜; 形成以矽制成及具有侧壁的一闸电极,该闸电极的 杂质浓度大于位置接近该闸电极表面之该基板之 一区域的及具有杂质浓度为51019cm-3或更多; 使用热处理在该基板及该闸电极侧壁上形成一绝 缘膜,致使该绝缘膜覆盖该基板的部分具有的厚度 与该绝缘膜覆盖该闸电极侧壁的部分不同; 经由该绝缘膜在该闸电极侧壁上形成电荷储存区; 及 藉由使用该闸电极、存在于该闸电极侧壁上的该 绝缘膜、及该电荷储存区作为植入遮罩将杂质植 入该基板以形成源极区及汲极区。 26.一种制造一半导体记忆体装置的方法,包含下列 步骤: 在以矽制成的一半导体基板上形成一闸极绝缘膜, 该基板具有一杂质区在接近该基板表面含有杂质 浓度为51019cm-3或更多; 形成以矽制成及具有侧壁的一闸电极,该闸电极的 杂质浓度小于接近该基板表面之杂质区的杂质浓 度及杂质浓度为11020cm-3或更少; 使用热处理在该基板及该闸电极侧壁上形成一绝 缘膜,致使该绝缘膜覆盖该基板的部分具有的厚度 与该绝缘膜覆盖该闸电极侧壁的部分不同; 经由该绝缘膜在该闸电极侧壁上形成电荷储存区; 及 藉由使用该闸电极、存在于该闸电极侧壁上的该 绝缘膜、及该电荷储存区作为植入遮罩将杂质植 入该基板以形成源极区及汲极区。 27.一种包含如请求项20之半导体装置的IC卡。 28.一种包含如请求项20之半导体装置的可携式电 子设备。 29.一种包括记忆体单元的半导体记忆体装置,各记 忆体单元包含: 一半导体基板; 一对源极区及汲极区,其形成于该基板上及以一通 道区分开; 一闸极绝缘膜,其形成于该通道区上之; 一闸电极,其形成于该闸极绝缘膜上之;及 记忆体功能单元,其位在该闸电极对侧上之,各记 忆体功能单元包括一电荷保留部分及一抗消耗绝 缘体, 其中该电荷保留区以一第一距离(T1)与该基板分开 及以不等于该第一距离(T1)之一第二距离(T2)与该 闸电极分开。 30.如请求项29之半导体记忆体装置,其中该第二距 离(T2)随着与该物质的测量距离越远而增加。 31.如请求项29之半导体记忆体装置,其中该第二距 离(T2)大于该第一距离(T1)。 32.如请求项29之半导体记忆体装置,其中该闸电极 系以与该基板不同的材料成分形成。 33.如请求项29之半导体记忆体装置,其中该闸电极 的杂质浓度大于等于11020cm-3,及该基板的杂质浓 度低于该闸极杂质浓度。 34.如请求项29之半导体记忆体装置,其中该抗消耗 绝缘体包含氧化矽膜或氯化氧矽膜,及该电荷保留 部分包含氮化矽膜。 35.一种半导体记忆体装置,包含: 一场效电晶体,其经由一闸极绝缘膜形成于一半导 体基板上之一闸电极及形成于一半导体基板表面 上对应于该闸电极两侧范围中之一对源极扩散区 及汲极扩散区,其中 凹处,其会在该闸电极两侧部分及该半导体基板表 面之间形成以在横截面中从旁边分别逐渐加宽;及 记忆体功能单元,各记忆体功能单元系由具有储存 电荷功能之材料之一电荷保留部分及一具有防止 已储存电荷消耗功能之抗消耗绝缘体制成系依照 藉掩藏凹处的方式形成于该闸电极两侧上。 36.如请求项35之半导体记忆体装置,其中 该半导体基板表面具有:经由该闸极绝缘膜与该闸 电极底面相对的一平坦部分、靠近相对于一闸极 长度方向之该平坦部分两侧以形成部分凹处的倾 斜部分、及各靠近该倾斜部分外侧的底面部分。 37.如请求项35之半导体记忆体装置,其中 间隔系设在该闸电极底面和相对于该闸极长度方 向之该源极扩散区及汲极扩散区之间。 38.如请求项36之半导体记忆体装置,其中 闸电极之一侧面具有:通常与该闸极绝缘膜之一表 面垂直的一平坦部分,及靠近此平坦部分底侧以形 成部分凹处的一倾斜部分;及 该抗消耗绝缘体包括实质上均匀之膜厚度的一第 一介电质,其依照该电荷保留部分及该闸电极和该 电荷保留部分及该半导体基板分别藉此彼此隔离 的方式,覆盖该闸电极侧面之平坦部分及倾斜部分 以及该半导体基板表面之倾斜部分及底面部分。 39.如请求项35之半导体记忆体装置,其中 至少部分该电荷保留部分与部分该源极扩散区及 汲极扩散区重叠。 40.如请求项35之半导体记忆体装置,其中 该电荷保留部分具有通常与该闸极绝缘膜表面平 行的一部分。 41.如请求项35之半导体记忆体装置,其中 闸电极之一侧面具有:通常与该闸极绝缘膜之一表 面垂直的一平坦部分,及靠近此平坦部分底侧以形 成部分凹处的一倾斜部分;及 该电荷保留部分包括延伸通常与该闸电极侧面之 平坦部分平行之一部分。 42.如请求项35之半导体记忆体装置,其中 该抗消耗绝缘体的厚度将该电荷保留部分与该半 导体基板彼此隔离,比该闸极绝缘膜的膜厚度薄及 大于0.8nm。 43.如请求项35之半导体记忆体装置,其中 该抗消耗绝缘体的厚度使该电荷保留部分与该半 导体基板彼此隔离,比该闸极绝缘膜的膜厚度厚及 小于20nm。 44.如请求项37之半导体记忆体装置,其中 至少部分该源极扩散区及汲极扩散区系配置在该 半导体基板表面的倾斜部分中。 45.如请求项37之半导体记忆体装置,其中 在该对源极扩散区及汲极扩散区内,掺杂浓度高于 位在该闸电极底面正下方之一通道区的相反区域 可形成具有与该源极扩散区及汲极扩散区之导电 型相反的导电型。 46.如请求项37之半导体记忆体装置,其中 该源极扩散区及汲极扩散区各在其一侧(其上存在 通道区)上具有一延伸部分,及该延伸部分的接合 深度比该延伸部分以外之部分的接合深度浅。 47.如请求项46之半导体记忆体装置,其中 该延伸部分的杂质浓度低于该源极扩散区及汲极 扩散区在延伸部分以外之部分的杂质浓度。 48.如请求项37之半导体记忆体装置,其中 该记忆体功能单元的该电荷保留部分系安装在该 凹处。 49.一种半导体装置,其包含: 一记忆体区域,其具有一半导体记忆体元件及一逻 辑电路区域,其具有一半导体交换元件,该记忆体 区域及该逻辑电路区域均设置在一半导体基板上, 其中 该半导体记忆体元件及该半导体交换元件系分别 实施,会藉由各具有一闸电极及形成于一半导体基 板表面对应于该闸电极两侧之部分上之一对源极 扩散区及汲极扩散区的场效电晶体, 在该半导体记忆体元件及半导体交换元件其中之 一,会形成凹处以在横截面中从旁边分别逐渐加宽 ,及记忆体功能单元各含有:依照藉此掩藏凹处的 方式形成于该闸电极两侧上之一电荷保留部分(以 具有储存电荷功能之材料制成)及一抗消耗绝缘体 (具有防止已储存电荷消耗功能), 该半导体记忆体元件的构成是为了能够:在将电压 施加于该闸电极时,根据该电荷保留部分中保留的 电荷位准,变更从该源极扩散区及汲极扩散区的其 中之一流动到该源极扩散区及汲极扩散区之另一 个的电流量,及 该半导体交换元件的构成是为了执行交换操作,无 论该电荷保留部分中保留的电荷位准为何。 50.一种配备如请求项35之半导体记忆体装置的IC卡 。 51.一种配备如请求项47之半导体装置的IC卡。 52.一种配备如请求项35之半导体记忆体装置的可 携式电子设备。 53.一种配备如请求项47之半导体装置的可携式电 子设备。 54.一种用于制造一半导体记忆体装置的方法,该方 法在形成以一场效电晶体构成的一半导体记忆体 元件中包含下列步骤: 在一半导体基板表面上经由一闸极绝缘膜形成一 闸电极; 分别在该闸电极两侧部分及半导体基板表面之间, 形成在横截面中从旁边逐渐加宽的鸟喙形介电膜; 移除该鸟喙形介电膜以藉此在已经移除该鸟喙形 介电膜之处形成在横截面中从旁边逐渐加宽的凹 处; 依照藉此掩藏凹处的方式在该闸电极两侧上形成 记忆体功能单元,各该记忆体功能单元包含:以具 有储存电荷功能之材料制成之一电荷保留部分及 具有防止已储存电荷消耗功能之一抗消耗绝缘体; 及 以该闸电极及该记忆体功能单元作为遮罩,将杂质 植入该半导体基板表面对应于该遮罩两侧的部分 以藉此形成一对源极扩散区及汲极扩散区。 55.如请求项54之半导体记忆体装置制造方法,其中 形成该记忆体功能单元之步骤包括下列步骤: 沿着其间形成凹处之该闸电极及该半导体基板之 暴露表面,以实质上均匀的膜厚度形成可形成至少 部分该抗消耗绝缘体之一第一介电膜; 依照藉此掩藏凹处的方式形成氮化矽作为该第一 介电膜之暴露表面上该电荷保留部分的材料;及 在该闸电极两侧上蚀刻该氮化矽及该第一介电膜, 致使该记忆体功能单元分别留在该闸电极两侧上 。 56.如请求项55之半导体记忆体装置制造方法,其中 在蚀刻该氮化矽及该第一介电膜的步骤中,移除凹 处以外之氮化矽的部分以留下存在凹处之氮化矽 的部分。 57.一种半导体装置制造方法,其中在设在一半导体 基板上的一记忆体区域中形成各以一场效电晶体 构成的半导体记忆体元件,同时在设在该半导体基 板上的一逻辑电路区域中形成各以一场效电晶体 构成的半导体交换元件,该方法包含下列步骤: 在一半导体基板表面对应于各经由一闸极绝缘膜 之该记忆体区域及该逻辑电路区域的部分上形成 一闸电极; 在该记忆体区域及该逻辑电路区域中,分别在该闸 电极两侧部分及该半导体基板表面之间形成在横 截面中从旁边逐渐加宽的鸟喙形介电膜,及移除该 鸟喙形介电膜以藉此在已经移除该鸟喙形介电膜 之处形成在横截面中从旁边逐渐加宽的凹处; 以该闸电极作为遮罩将杂质植入该逻辑电路区域, 而提供遮罩是为了不让杂质植入该记忆体区域,藉 此在该逻辑电路中形成可形成部分源极扩散区及 汲极扩散区之一第一掺杂区; 在该记忆体区域及该逻辑电路区域中,依照藉此掩 藏凹处的方式在该闸电极两侧上形成记忆体功能 单元,各该记忆体功能单元包含:以具有储存电荷 功能之材料制成之一电荷保留部分及具有防止已 储存电荷消耗功能之一抗消耗绝缘体;及 以该闸电极及该记忆体功能单元作为遮罩,将导电 型与先前步骤相同的杂质植入各该记忆体区域及 该逻辑电路区域以藉此形成至少部分该源极扩散 区及汲极扩散区之一第二掺杂区。 图式简单说明: 图1(a)-1(c)为显示根据本发明第一具体实施例之半 导体记忆体装置之结构外形的横截面图; 图2(a)-2(d)为显示根据本发明第二具体实施例之半 导体记忆体装置之制程的横截面图; 图3(a)-3(b)为显示根据本发明第三具体实施例之半 导体记忆体装置之结构外形的横截面图; 图4(a)-4(d)为显示根据本发明第四具体实施例之半 导体记忆体装置之结构外形的横截面图; 图5为显示根据本发明第五具体实施例之半导体记 忆体装置之结构外形的横截面图; 图6(a)-6(b)为显示根据本发明第六具体实施例之半 导体记忆体装置之结构外形的横截面图; 图7(a)-7(d)为显示根据本发明第七具体实施例之半 导体记忆体装置之结构外形的横截面图; 图8(a)-8(c)为显示根据本发明第八具体实施例之半 导体记忆体装置之制程的横截面图; 图9(d)-9(e)为显示根据本发明第八具体实施例之半 导体记忆体装置之后续制程的横截面图; 图10(a)-10(i)为显示根据本发明第九具体实施例之 半导体记忆体装置中电荷储存区之结构外形的横 截面图; 图11(a)-11(d)为显示根据本发明第十具体实施例之 半导体记忆体装置之结构的横截面图; 图12(a)-12(d)为显示根据本发明第十一具体实施例 之半导体记忆体装置之制程的横截面图; 图13为显示根据本发明第十一具体实施例之半导 体记忆体装置之结构的横截面图; 图14(a)-14(c)为显示根据本发明第十二具体实施例 之半导体记忆体装置之制程的横截面图; 图15(a)-15(c)为显示根据本发明第十三具体实施例 之半导体记忆体装置之制程的横截面图; 图16(a)-16(d)为显示根据本发明第十四具体实施例 之半导体记忆体装置之制程的横截面图; 图17(a)-17(b)为显示根据本发明第十五具体实施例 之半导体记忆体装置之结构外形的横截面图; 图18(a)-18(b)为显示根据本发明第十五具体实施例 之半导体记忆体装置之结构外形的另一种横截面 图; 图19(a)-19(b)为显示根据本发明第十五具体实施例 之半导体记忆体装置之结构外形的另一种横截面 图; 图20(a)-20(b)为显示根据本发明第十五具体实施例 之半导体记忆体装置之结构外形的另一种横截面 图; 图21(a)-21(b)为显示根据本发明第十六具体实施例 之半导体记忆体装置之结构外形的横截面图; 图22(a)-22(b)为显示根据本发明第十七具体实施例 之半导体记忆体装置之结构外形的横截面图; 图23(a)-23(b)为显示根据本发明第十八具体实施例 之半导体记忆体装置之结构外形的横截面图; 图24(a)-24(b)为显示根据本发明第十九具体实施例 之半导体记忆体装置之结构外形的横截面图; 图25(a)-25(b)为显示根据本发明第二十具体实施例 之半导体记忆体装置之结构外形的横截面图; 图26(a)-26(b)为显示根据本发明第二十一具体实施 例之半导体记忆体装置之结构外形的横截面图; 图27(a)-27(d)为显示根据本发明第十八具体实施例 之半导体装置之制程的横截面图; 图28(a)-28(b)为显示根据本发明第二具体实施例之 分开之电荷储存区的横截面图; 图29(a)-29(b)为设置本发明记忆体装置、周边电路 、MPU、快取SRAM及其类似物之半导体记忆体装置的 结构图; 图30(a)-30(b)为显示本发明第二十二具体实施例之IC 卡的方块图; 图31为显示本发明第二十三具体实施例之可携式 电子设备的方块图; 图32为显示习用之半导体记忆体装置之结构外形 的横截面图。 |
