发明名称 ON DRAM TERMINATION RESISTANCE CONTROL CIRCUIT AND ITS METHOD
摘要
申请公布号 KR100543211(B1) 申请公布日期 2006.01.20
申请号 KR20030026937 申请日期 2003.04.29
申请人 发明人
分类号 G11C7/10;H04L25/02 主分类号 G11C7/10
代理机构 代理人
主权项
地址