| 摘要 |
<p>Die Erfindung betrifft eine Speicherzellen-Anordnung mit einer Mehrzahl von Wort- (WL) und Bitleitungen (BL) und wenigstens einer mit einer der Bitleitungen elektrisch leitend verbundenen Kette (8) von in Serie geschalteten Speicherelementen (6), welche Speicherelemente (6) jeweils aus einer resistiven Speicherzelle (1), die zwischen einem niedrigohmigen AN-Zustand und einem hochohmigen AUS-Zustand geschaltet werden kann, und einem mit der resistiven Speicherzelle (1) in Parallelschaltung elektrisch leitend verbundenen Transistor (4) aufgebaut sind, wobei der AN-Widerstand des in Durchlass geschalteten Transistors (4) eines Speicherelements (6) kleiner ist als der AN-Widerstand der in ihren niedrigohmigen AN-Zustand geschalteten Speicherzelle (1), und wobei jeder Transistor (4) einer jeweiligen Kette (8) mit einer der Wortleitungen elektrisch leitend verbunden ist.</p> |
