| 发明名称 | 可叠置的半导体器件及其制造方法 | ||
| 摘要 | 一种半导体封装，包括底板、至少一个半导体结构体、绝缘层、上部互连、下部互连，该半导体结构体形成在底板的一个表面上而且具有形成在半导体衬底上的多个外部连接电极，该绝缘层形成在该底板的一个表面上，环绕半导体结构体，该上部互连形成在该绝缘层上而且每个都包括至少一个互连层，至少一些上部互连连接到半导体结构体的外部连接电极，该下部互连形成在该底板的另一个表面上而且每个都包括至少一个互连层，至少一些下部互连电连接到上部互连。 | ||
| 申请公布号 | CN1723556A | 申请公布日期 | 2006.01.18 |
| 申请号 | CN200480001704.5 | 申请日期 | 2004.05.31 |
| 申请人 | 卡西欧计算机株式会社 | 发明人 | 定别当裕康 |
| 分类号 | H01L23/538(2006.01);H01L23/498(2006.01);H01L23/31(2006.01);H01L25/065(2006.01);H01L21/68(2006.01) | 主分类号 | H01L23/538(2006.01) |
| 代理机构 | 永新专利商标代理有限公司 | 代理人 | 王英 |
| 主权项 | 1、一种半导体封装，包括：具有一个表面和另一个表面的底板；至少一个半导体结构体，该半导体结构体形成在该底板的所述一个表面上，而且具有半导体衬底和形成在该半导体衬底上的多个外部连接电极；绝缘层，该绝缘层形成在该底板的所述一个表面上，环绕该半导体结构体；多个上部互连，每个所述上部互连形成在该绝缘层上，而且包括至少一个互连层，至少一些所述上部互连连接到该半导体结构体的该外部连接电极；和多个下部互连，每个所述下部互连形成在该底板的所述另一个表面上，而且包括至少一个互连层，至少一些所述下部互连电连接到该上部互连。 | ||
| 地址 | 日本东京都 | ||