发明名称 半导体集成电路
摘要 提供半导体集成电路,它具备可变电容二极管,可在不变更电路图案情况下通过制造工序任意改变静电电容的可变范围。在p型的硅衬底10形成n型阱区11,在该n型阱区11的表面平行线状地设置注入了n+离子的成为可变电容二极管的电极的扩散区域12。扩散区域12间的表面上,线状地形成多根栅极氧化膜13和控制电极14。栅极氧化膜13中,栅极氧化膜13a~13c形成与输入电路2的晶体管的栅极氧化膜相同的5.0nm的厚度,剩余栅极氧化膜13d~13f形成与内部电路3中的晶体管的栅极氧化膜相同的2.5nm的厚度。通过改变2种膜厚的构成比例,可以不改变电路图案地改变可变电容二极管的电容。
申请公布号 CN1722471A 申请公布日期 2006.01.18
申请号 CN200510063746.8 申请日期 2005.03.24
申请人 冲电气工业株式会社 发明人 千叶正
分类号 H01L29/94(2006.01);H01L29/93(2006.01);H01L27/04(2006.01) 主分类号 H01L29/94(2006.01)
代理机构 中国专利代理(香港)有限公司 代理人 杨凯;叶恺东
主权项 1.一种半导体集成电路,其特征在于具备可变电容二极管,上述可变电容二极管具备:半导体衬底的电路形成面上形成的多个扩散区域;上述电路形成面上被上述扩散区域夹持的栅极区域中形成的栅极氧化膜;上述栅极氧化膜上形成的控制电极;上述扩散区域及上述控制电极上形成的绝缘膜;上述绝缘膜上形成、通过贯通该绝缘膜设置的接触孔与上述多个扩散区域电气连接的第1配线图案;上述绝缘膜上形成、通过贯通该绝缘膜设置的接触孔与上述控制电极电气连接的第2配线图案,上述栅极氧化膜具有以第1膜厚形成的第1区域和以不同于该第1膜厚的第2膜厚形成的第2区域。
地址 日本东京港区