| 发明名称 | 具多晶方向的CMOS逻辑闸及其形成方法 | ||
| 摘要 | 本发明是有关于一种具多晶方向的CMOS逻辑闸及其形成方法，是一种使用SOI与混合基材方向形成CMOS元件的方法。依照本发明的一较佳实施例，基材可具有多种结晶方向。基材中的逻辑闸可包括位于一结晶方向上的至少一N－FET及位于另一结晶方向上的至少一P－FET。基材中的另一逻辑闸可包括位于相同结晶方向上的至少一N－FET及至少一P－FET。而在本发明的其他较佳实施例中，则更包括确定基材的较佳分裂平面，以及定位相对于彼此的基材，以考量其的个别较佳分裂平面。其中，分裂平面较佳的为不平行。 | ||
| 申请公布号 | CN1722439A | 申请公布日期 | 2006.01.18 |
| 申请号 | CN200510073470.1 | 申请日期 | 2005.05.30 |
| 申请人 | 台湾积体电路制造股份有限公司 | 发明人 | 陈宏玮;吴炳坤;王昭雄;杨富量;胡正明 |
| 分类号 | H01L27/092(2006.01);H01L27/12(2006.01);H01L29/78(2006.01) | 主分类号 | H01L27/092(2006.01) |
| 代理机构 | 北京中原华和知识产权代理有限责任公司 | 代理人 | 寿宁;张华辉 |
| 主权项 | 1、一种半导体元件，其至少包含：一基材，该基材具有一第一区与一第二区，该第一区具有一第一结晶方向，该第二区具有一第二结晶方向，其中该第二结晶方向不同于该第一结晶方向；一第一逻辑闸，形成于该第一区上；以及一第二逻辑闸，形成于该第二区上，其中该第一区具有一第一较佳分裂平面，该第二区具有一第二较佳分裂平面，而该第一较佳分裂平面不平行于该第二较佳分裂平面。 | ||
| 地址 | 台湾省新竹科学工业园区新竹市力行六路8号 | ||