发明名称 半导体装置的制造方法及其结构
摘要 本发明的课题是提供一种具有微细化、高密度化多层布线结构的半导体装置及其制造方法。在具有SOI晶体管和多层布线的半导体装置的制造方法中,包括以下工序:准备具备表面和背面的硅衬底的工序;在硅衬底的表面上形成层间绝缘层的层间绝缘层形成工序;在层间绝缘层中形成多层布线的布线工序;在层间绝缘层上固定衬底的衬底固定工序;从背面使硅衬底薄膜化作为SOI层的SOI层形成工序;以及在SOI层上形成沟道层和与它的背面侧连接的栅电极,进而形成夹持沟道层二者相向的源及漏作为SOI晶体管的晶体管形成工序。
申请公布号 CN1237591C 申请公布日期 2006.01.18
申请号 CN02142117.X 申请日期 2002.08.28
申请人 三菱电机株式会社 发明人 大芦敏行
分类号 H01L21/336(2006.01);H01L21/768(2006.01);H01L21/84(2006.01) 主分类号 H01L21/336(2006.01)
代理机构 中国专利代理(香港)有限公司 代理人 刘宗杰;叶恺东
主权项 1.一种具有SOI晶体管和多层布线的半导体装置的制造方法,其特征在于,上述方法包括:准备具有表面和背面的硅衬底的工序,在该硅衬底的表面上形成层间绝缘层的层间绝缘层形成工序,在该层间绝缘层中形成多层布线的布线工序,在该层间绝缘层上形成绝缘层,在其上固定衬底的衬底固定工序,从背面使该硅衬底薄膜化作为SOI层的SOI层形成工序,以及在该SOI层上形成沟道层及其背面上的栅电极,进而形成夹持该沟道层相对的源及漏作为SOI晶体管的晶体管形成工序;上述布线工序包括:在上述层间绝缘层上形成接触孔和布线沟槽的工序,在该层间绝缘层上淀积填埋该接触孔和该布线沟槽的导电性材料层的工序,从该层间绝缘层的上表面研磨该导电性材料层,将该导电性材料层留在该接触孔和该布线沟槽中作为多层布线的工序;上述SOI层形成工序包括:在使该硅衬底薄膜化后,在该硅衬底上形成隔离沟,形成电气隔离的多个SOI层的工序。
地址 日本东京都
您可能感兴趣的专利