发明名称 |
半导体器件用基板、其制造方法及其应用 |
摘要 |
本发明涉及一种能够抑制堆叠接触中的接触电阻的半导体器件用基板,具有:基板;设置在该基板上的薄膜晶体管;设置在该薄膜晶体管的上层侧的布线;将该布线与薄膜晶体管的至少半导体层层间绝缘起来的层间绝缘层;以及接触孔,该接触孔具有开掘在该层间绝缘层中的且在基板面上平面看沿长度方向延伸的第1孔,以及分别从第1孔的底部贯通层间绝缘层,到达半导体层的表面,且沿着第1孔的长度方向排列的多个第2孔,将布线与半导体层经层间绝缘层相连接。 |
申请公布号 |
CN1722449A |
申请公布日期 |
2006.01.18 |
申请号 |
CN200510083183.9 |
申请日期 |
2005.07.13 |
申请人 |
精工爱普生株式会社 |
发明人 |
森胁稔 |
分类号 |
H01L27/12(2006.01);H01L21/84(2006.01);H01L21/768(2006.01);H01L21/28(2006.01);G09F9/30(2006.01);G02F1/133(2006.01) |
主分类号 |
H01L27/12(2006.01) |
代理机构 |
北京市中咨律师事务所 |
代理人 |
陈海红;段承恩 |
主权项 |
1.一种半导体器件用基板,其特征在于,具备:基板;设置在该基板上的薄膜晶体管;设置在该薄膜晶体管的上层侧的布线;将该布线与上述薄膜晶体管的至少半导体层层间绝缘的层间绝缘层;以及接触孔,其具有在该层间绝缘层中开掘的且在上述基板面上平面看纵长状延伸的第1孔,以及分别从上述第1孔的底部贯通上述层间绝缘层,到达上述半导体层的表面,且沿着上述第1孔的长度方向排列的多个第2孔,经由上述层间绝缘层将上述布线与上述半导体层连接起来。 |
地址 |
日本东京都 |