半导体结构

摘要

本发明提供一种半导体结构，包括：一基底，其上方形成有一导电层，以及一介电层，位于该导电层的上方。再者，包括一孔洞，位于该介电层内，且填充有一导电材料，该孔洞具有一底部与一侧壁，一第一阻障层，形成于该孔洞的侧壁，一第二阻障层，形成于该孔洞的该侧壁的该第一阻障层上与形成于该孔洞的该底部的该导电层上，再者此半导体结构亦包括一金属层，介于部分的该第一阻障层与该第二阻障层之间。本发明所述的半导体结构，能够防止或降低孔洞内插塞与下层导电层之间的接触阻值变化，并且/或者防止或降低在制程中再沉积导电层对于元件的影响。

主权项

1、一种半导体结构，所述半导体结构包括：一导电层，设于一基底上；一介电层，设于该导电层上；一第一沟槽与一第一孔洞，穿过该介电层；一第二沟槽与一第二孔洞，穿过于该介电层，该第二沟槽比该第一沟槽还窄；一第一阻障层，形成于该第一沟槽、该第一孔洞、该第二沟槽及该第二孔洞，而该第一孔洞与该第二孔洞的底部的第一阻障层被去除；一第一凹陷，位于该第一孔洞底部的该导电层之中；一第二凹陷，位于该第二孔洞底部的该导电层之中，该第二凹陷比起该第一凹陷还深；一第二阻障层，形成于该第一沟槽、该第一孔洞、该第二沟槽及该第二孔洞的表面；以及一导电插塞，设于该第一沟槽、该第一孔洞、该第二沟槽及该第二孔洞上方。