| 摘要 |
本发明系一半导体记忆装置，其包括一感测控制单元、一分离控制单元以及一感测放大器致能单元。该感测控制单元输出复数个记忆阵列致能信号，以反应一记忆阵列选取信号、一时钟致能信号、一刷新信号以及一测试模式信号。该分离控制单元输出复数个分离控制信号，该等分离控制信号控制一相邻于记忆阵列的分离电晶体之驱动，以反应复数个记忆阵列致能信号。该感测放大器致能单元输出一感测放大器致能信号，用以控制该感测放大器的驱动，以反应该时钟致能信号、记忆阵列选取信号、测试模式信号以及刷新信号。在半导体记忆装置中，于未受限感测放大器测试模式下进行一刷新操作。 |
