半导体积体电路、半导体积体电路设计方法、及半导体积体电路设计系统

摘要

相较于知半导体积体电路，本发明提供可减少互连线之宽度，同时尚可有效抑制电迁移现象之半导体积体电路。一输入单元101将互连线资讯储存于一互连线资讯储存单元104中；一算术运算单元102藉由存取互连线资讯储存单元104以取得互连线资讯，同时于存取算术运算参数储存单元105时取得一算术运算参数，以根据该等数值决定互连线之宽度W。换言之，电流流经其中之互连线的宽度W系以(电流i)^1／3乘以算术运算参数(常数)来决定。