发明名称 |
Stacked Via mit besonders ausgebildetem Landing Pad für integrierte Halbleiterstrukturen |
摘要 |
Bei der Herstellung von Stacked Vias werden zur Kontaktierung zwischen übereinander angeordneten Vias als Landing Pads bezeichnete Metallinseln eingebracht, die aufgrund des Line Shortening-Effekts seitlich wesentlich über die Vias hinausragen. Erfindungsgemäß werden in übereinanderliegenden Schichten angeordnete Vias gegeneinander lateral versetzt. Das erfindungsgemäße Landing Pad wird im wesentlichen als zwischen den Vias verlaufende Leitbahn gestaltet. An den Enden der Leitbahn vorgesehene Kontaktflächen müssen aufgrund des für längere Bahnen unkritischeren Line Shortening-Effekts nicht so groß gewählt werden wie die quadratischen Kontaktflächen herkömmlicher Metallinseln und lassen sich daher platzsparender auf einem zu miniaturisierenden Schaltungslayout unterbringen; der Shrinkfaktor einer solchen Halbleiterstruktur erhöht sich.
|
申请公布号 |
DE19939852(B4) |
申请公布日期 |
2006.01.12 |
申请号 |
DE1999139852 |
申请日期 |
1999.08.23 |
申请人 |
INFINEON TECHNOLOGIES AG |
发明人 |
BAUCH, LOTHAR;ZELL, THOMAS;LEHR, MATTHIAS UWE;KIESLICH, ALBRECHT |
分类号 |
H01L21/28;H01L21/768;H01L23/522;H01L23/528 |
主分类号 |
H01L21/28 |
代理机构 |
|
代理人 |
|
主权项 |
|
地址 |
|