| 主权项 |
1.一种不对称通道及源极/汲极之制造方法,适用于 一半导体基底,包括下列步骤: 于该半导体基底上形成一闸极结构; 对该闸极结构第一侧及第二侧之该半导体基底位 置之预定扩展源极区及预定扩展汲极区施行一第 一袋状离子布植,于该预定扩展源极区内形成一第 一袋状源极以及于该预定扩展汲极区内形成一第 一袋状汲极; 对该半导体基底上之该预定扩展源极区及该预定 扩展汲极区施行一第一扩展源/汲极布植,于该预 定扩展源极区内形成一第一扩展源极以及于该预 定扩展汲极区内形成一第一扩展汲极; 于该半导体基底上覆盖一罩幕层,且于该罩幕层中 暴露出该第一扩展源极; 对该半导体基底上之该第一扩展源极施行一第二 袋状离子布植; 对该半导体基底上之该预定扩展源极区施行一第 二扩展源极布植; 移除该罩幕层; 于该闸极结构两侧侧壁形成闸极绝缘侧壁层;以及 于该闸极结构两侧之半导体基底位置形成一源/汲 极区,其中于该第一与该第二袋状离子植布中系植 入与该半导体基底电性相同之掺质,于该第一与该 第二扩展布植中系植入与该半导体基底电性相反 之掺质。 2.如申请专利范围第1项所述之不对称通道及源极/ 汲极之制造方法,更包括下列步骤: 于该闸极结构上及该源/汲极区上形成自我对准金 属矽化物层。 3.如申请专利范围第1项所述之不对称通道及源极/ 汲极之制造方法,其中该半导体基底为一P型矽基 底。 4.如申请专利范围第3项所述之不对称通道及源极/ 汲极之制造方法,其中对于该预定扩展源极区及该 预定扩展汲极区施行该第一袋状离子布植包括植 入杂质BF2、In115或BF2 +In115。 5.如申请专利范围第3项所述之不对称通道及源极/ 汲极之制造方法,其中对于该预定扩展源极区及该 预定扩展汲极区施行该第一扩展源/汲极布植包括 植入杂质As75、Sb112或As75+Sb122。 6.如申请专利范围第3项所述之不对称通道及源极/ 汲极之制造方法,其中对于该第一扩展源极施行该 第二袋状离子布植包括植入杂质BF2、In115或BF2+In 115。 7.如申请专利范围第3项所述之不对称通道及源极/ 汲极之制造方法,其中对于该预定扩展源极区施行 该第二扩展源极布植包括植入杂质As75、Sb122或As75 +Sb122。 8.如申请专利范围第1项所述之不对称通道及源极/ 汲极之制造方法,其中该半导体基底为一N型矽基 底。 9.如申请专利范围第8项所述之不对称通道及源极/ 汲极之制造方法,其中对于该预定扩展源极区及该 预定扩展汲极区施行该第一袋状离子布植包括植 入杂质As75、Sb122或As75 +Sb122。 10.如申请专利范围第8项所述之不对称通道及源极 /汲极之制造方法,其中对于该预定扩展源极区及 该预定扩展汲极区施行该第一扩展源/汲极布植包 括植入杂质BF2或B11。 11.如申请专利范围第8项所述之不对称通道及源极 /汲极之制造方法,其中对于该第一扩展源极施行 该第二袋状离子布植包括植入杂质As75、Sb122或As75 +Sb122,其植入浓度介于1013cm-2至1014cm-2。 12.如申请专利范围第8项所述之不对称通道及源极 /汲极之制造方法,其中对于该预定扩展源极区施 行该第二扩展源极布植包括植入杂质BF2或B11。 13.如申请专利范图第1项所述之不对称通道及源极 /汲极之方法,其中,该闸极绝缘侧壁层是氧化矽层 或氮化矽层。 14.如申请专利范围第1项所述之不对称通道及源极 /汲极之制造方法,其中形成该源/汲极区之步骤包 括当该半导体基底为一P型矽基底时,植入杂质As75 或As75+P31。 15.如申请专利范围第1项所述之不对称通道及源极 /汲极之制造方法,其中形成该源/汲极区之步骤包 括当该半导体基底为一N型矽基底时,植入杂质BF2 或BF2+B11。 16.如申请专利范围第2项所述之不对称通道及源极 /汲极之制造方法,其中,该金属矽化物层是矽化钴 、矽化镍或矽化钛层。 17.如申请专利范围第1项所述之不对称通道及源极 /汲极之制造方法,其中该第二袋状离子布植为一 斜角度袋状离子布植。 18.如申请专利范围第17项所述之不对称通道及源 极/汲极之制造方法,更包括下列步骤: 于该闸极结构上及该源/汲极区上形成自我对准金 属矽化物层。 19.如申请专利范围第17项所述之不对称通道及源 极/汲极之制造方法,其中该半导体基底为一P型矽 基底。 20.如申请专利范围第19项所述之不对称通道及源 极/汲极之制造方法,其中对于该预定扩展源极区 及该预定扩展汲极区施行该第一斜角度袋状离子 布植包括植入杂质BF2、In115或BF2+In115。 21.如申请专利范围第19项所述之不对称通道及源 极/汲极之制造方法,其中对于该预定扩展源极区 及该预定扩展汲极区施行该第一扩展源/汲极布植 包括植入杂质As75、Sb122或As75+Sb122。 22.如申请专利范围第19项所述之不对称通道及源 极/汲极之制造方法,其中对于该第一扩展源极施 行该第二斜角度袋状离子布植包括植入杂质BF2、 In115或BF2+In115。 23.如申请专利范围第19项所述之不对称通道及源 极/汲极之制造方法,其中对于该预定扩展源极区 施行该第二扩展源极布植包括植入杂质As75、Sb122 或As75+Sb122。 24.如申请专利范围第17项所述之不对称通道及源 极/汲极之制造方法,其中该半导体基底为一N型矽 基底。 25.如申请专利范围第24项所述之不对称通道及源 极/汲极之制造方法,其中对于该预定扩展源极区 及该预定扩展汲极区施行该第一斜角度袋状离子 布植包括植入杂质As75、Sb122或As75+Sb122。 26.如申请专利范围第24项所述之不对称通道及源 极/汲极之制造方法,其中对于该预定扩展源极区 及该预定扩展汲极区施行该第一扩展源/汲极布植 包括植入杂质BF2或B11。 27.如申请专利范围第24项所述之不对称通道及源 极/汲极之制造方法,其中对于该第一扩展源极施 行该第二斜角度袋状离子布植包括植入杂质As75、 Sb122或As75+Sb122。 28.如申请专利范围第24项所述之不对称通道及源 极/汲极之制造方法,其中对于该预定扩展源极区 施行该第二扩展源极布植包括植入杂质BF2或B11。 29.如申请专利范围第18项所述之不对称通道及源 极/汲极之方法,其中,该闸极绝缘侧壁层是氧化矽 层或氮化矽层。 30.如申请专利范围第18项所述之不对称通道及源 极/汲极之制造方法,其中形成该源/汲极区之步骤 包括当该半导体基底为一P型矽基底时,植入杂质As 75或As75+P31。 31.如申请专利范围第18项所述之不对称通道及源 极/汲极之制造方法,其中形成该源/汲极区之步骤 包括当该半导体基底为一N型矽基底时,植入杂质BF 2或BF2+B11。 32.如申请专利范围第18项所述之不对称通道及源 极/汲极之方法,其中,该金属矽化物层是矽化钴、 矽化镍或矽化钛层。 图式简单说明: 第1图显示习知半导体元件之对称通道及源极/汲 极之结构。 第2A图至第2J图系绘示根据本发明一较佳实施例之 不对称通道及源极/汲极之制造流程剖面图,其中: 第2A图系绘示一半导体基底,其表面包含有浅沟槽 隔离层以及闸极结构; 第2B图系绘示于第2A图之结构上形成一罩幕层之情 形,该罩幕层露出闸极结构与浅沟槽隔离层间之半 导体基底; 第2C图系绘示对第2B图之结构施行一斜角度袋状离 子布値后之情形; 第2D图系绘示对第2C图之结构施行一扩展源/汲极 布値后之情形; 第2E图系绘示于第2D图之结构上形成一罩幕层之情 形,该罩幕层露出闸极结构一侧之半导体基底; 第2F图系绘示对第2E图之结构施行一袋状离子布値 后之情形; 第2G图系绘示对第2F图之结构施行一扩展布値后之 情形; 第2H图系绘示于去除第2G图之结构中之罩幕层后, 于闸极结构侧壁上形成闸极绝缘侧壁层之情形; 第2I图系绘示对第2H图之结构施行一离子布値制程 ,以于半导体基底内形成源极/汲极区之情形;以及 第2J图系绘示对第2I图之结构施行一自我对准金属 矽化物制程后之情形。 |
