| 主权项 |
1.一种半导体装置,包含: 复数之单位晶胞,各包含一个纵型MOSFET(金属氧化 物半导体场效电晶体),包括 第一个源极区域,形成于第一个基底区域中; 第二个源极区域,形成于第一个基底区域中,并与 该第一个源极区域分开;及 第二个基底区域,形成于第一个基底区域中,并位 于第一个及第二个源极区域之间;及 一个沟渠式闸极,形成于该复数之单位晶胞中的每 一个附近, 其中,一单位晶胞之第二个基底区域与相邻单位晶 胞的第二个基底区域分开,且单位晶胞之第一个或 第二个源极区域与相邻单位晶胞的第一个或第二 个源极区域分开。 2.如申请专利范围第1项之半导体装置,其中第一个 源极区域、第二个源极区域、及第二个基底区域 各为长方形。 3.一种半导体装置,包含: 复数之单位晶胞,各包含一个纵型金属氧化物半导 体场效电晶体(MOSFET),包括 第一个源极区域,形成于第一个基底区域中, 第二个源极区域,形成于第一个基底区域中及与第 一个源极区域分开,及 第二个基底区域,形成于第一个基底区域中及位于 第一个及第二个源极区域之间;及 一个沟渠式闸极,形成于该复数之单位晶胞中的每 一个附近, 其中,于第一个基底区域中的第一个及第二个源极 区域下方,沿着除了与第二个基底区域相邻的部分 以外之各单位晶胞的侧面形成一通道区域。 4.如申请专利范围第3项之半导体装置,其中第一个 源极区域、第二个源极区域、及第二个基底区域 各为长方形,且于各单位晶胞中的通道区域大体上 为U形。 5.如申请专利范围第1项之半导体装置,其中单位晶 胞的第一个源极区域、第二个源极区域、及第二 个基底区域沿着相同之第一个方向排列。 6.如申请专利范围第3项之半导体装置,其中单位晶 胞的第一个源极区域、第二个源极区域、及第二 个基底区域沿着相同之第一个方向排列。 7.如申请专利范围第5项之半导体装置,其中相邻单 位晶胞的第二个基底区域之位置于第一个方向上 或垂直于第一个方向之第二个方向上为彼此偏移 。 8.如申请专利范围第6项之半导体装置,其中相邻单 位晶胞的第二个基底区域之位置于第一个方向上 或垂直于第一个方向之第二个方向上为彼此偏移 。 9.如申请专利范围第7项之半导体装置,其中偏移距 离为在第一个方向上一个单位晶胞长度之一半。 10.如申请专利范围第8项之半导体装置,其中偏移 距离为在第一个方向上一个单位晶胞长度之一半 。 11.如申请专利范围第1项之半导体装置,其中以单 位晶胞之间的间隔为T形的方式排列单位晶胞。 12.如申请专利范围第3项之半导体装置,其中以单 位晶胞之间的间隔为T形的方式排列单位晶胞。 13.如申请专利范围第1项之半导体装置,其中复数 之单位晶胞之一些单位晶胞包含有杂质扩散区域, 其具有与纵型MOSFET大致相同的大小。 14.一种半导体装置之制造方法,包含: 于半导体基板上形成一沟渠式闸极,并界定复数之 具有大体上为长方形的单位晶胞; 于该复数之单位晶胞的每一个区域中形成第一个 基底区域; 于第一个基底区域上形成第一个源极区域及第二 个源极区域;及 于第一个及第二个源极区域之间形成第二个基底 区域。 15.如申请专利范围第14项之半导体装置之制造方 法,其中将第二个基底区域形成于第一个及第二个 源极区域之间,其方式为使在第一个基底区域中第 一个及第二个源极区域下方的通道区域沿着除了 于各单位晶胞中与第二个基底区域相邻的部分之 各单位晶胞的侧面形成。 16.如申请专利范围第14项之半导体装置之制造方 法,其中第一个源极区域、第二个源极区域、及第 二个基底区域各为长方形。 17.如申请专利范围第14项之半导体装置之制造方 法,其中单位晶胞的第一个源极区域、第二个源极 区域、及第二个基底区域沿着相同之第一个方向 排列。 18.如申请专利范围第14项之半导体装置之制造方 法,其中相邻单位晶胞的第二个基底区域之位置于 第一个方向上或垂直于第一个方向之第二个方向 上为彼此偏移。 19.如申请专利范围第18项之半导体装置之制造方 法,其中偏移距离为在第一个方向上一个单位晶胞 长度之一半。 20.如申请专利范围第14项之半导体装置之制造方 法,其中以单位晶胞之间的间隔为T形的方式排列 单位晶胞。 图式简单说明: 图1为一图示,显示本发明实施例之半导体装置的 单位晶胞之平面布置; 图2A及2B为图1之半导体装置分别沿线A-A及线B-B之 横剖面图; 图3为一图示,显示本发明另一个实施例之半导体 装置的单位晶胞之平面布置; 图4A及4B为图3之半导体装置分别沿线A-A及线B-B之 横剖面图; 图5为解释图1及图3之半导体装置的制造方法之横 剖面图; 图6为解释图1及图3之半导体装置的制造方法之横 剖面图; 图7为解释图1及图3之半导体装置的制造方法之横 剖面图; 图8为解释图1及图3之半导体装置的制造方法之横 剖面图; 图9为解释图1及图3之半导体装置的制造方法之横 剖面图; 图10为解释图1及图3之半导体装置的制造方法之横 剖面图; 图11A及11B为解释图3之半导体装置的制造方法之横 剖面图; 图12A及12B为解释图3之半导体装置的制造方法之横 剖面图; 图13A及13B为解释图3之半导体装置的制造方法之横 剖面图; 图14A及14B为解释图3之半导体装置的制造方法之横 剖面图; 图15A及15B为横剖面图,显示本发明变化实施例之半 导体装置; 图16A及16B为解释本发明变化实施例之半导体装置 的制造方法之横剖面图; 图17为图1及图3之半导体装置的部分放大图; 图18为一图示,显示单位晶胞之平面布置,其中单位 晶胞之间的间隔为十字形; 图19为一图示,显示单位晶胞之平面布置的另一个 实例; 图20为相关技艺之半导体装置的透视图;及 图21为一图示,显示于图20之半导体装置中,单位晶 胞之平面布置。 |
