| 主权项 |
1.一种可电性抹除且可程式化之唯读记忆胞,包括: 一堆叠层,配置在一基底上,且该堆叠层系由一穿 隧介电层、一电荷捕捉层与一阻挡介电层依序堆 叠而成; 一闸极导电层,配置在该堆叠层上; 一第一源极/汲极区与一第二源极/汲极区,分别配 置于该闸极导电层两侧的该基底中; 一第一口袋植入掺杂区,配置于该堆叠层下方的该 基底中,且与该第一源极/汲极区邻接;以及 一第二口袋植入掺杂区,配置于该堆叠层下方的该 基底中,且与该第二源极/汲极区邻接, 其中,该第一口袋植入掺杂区的掺杂浓度不同于该 第二口袋植入掺杂区的掺杂浓度。 2.如申请专利范围第1项所述之可电性抹除且可程 式化之唯读记忆胞,其中该第一口袋植入掺杂区及 该第二口袋植入掺杂区的掺质型态系与该第一源 极/汲极区及该第二源极/汲极区的掺质型态相反 。 3.如申请专利范围第2项所述之可电性抹除且可程 式化之唯读记忆胞,其中该第一口袋植入掺杂区的 掺质型态为p型。 4.如申请专利范围第2项所述之可电性抹除且可程 式化之唯读记忆胞,其中该第二口袋植入掺杂区的 掺质型态为p型。 5.如申请专利范围第2项所述之可电性抹除且可程 式化之唯读记忆胞,其中该第一源极/汲极区的掺 质型态为n型。 6.如申请专利范围第2项所述之可电性抹除且可程 式化之唯读记忆胞,其中该第二源极/汲极区的掺 质型态为n型。 7.如申请专利范围第1项所述之可电性抹除且可程 式化之唯读记忆胞,其中该穿隧介电层的材质包括 氧化矽。 8.如申请专利范围第1项所述之可电性抹除且可程 式化之唯读记忆胞,其中该电荷捕捉层的材质包括 氮化矽。 9.如申请专利范围第1项所述之可电性抹除且可程 式化之唯读记忆胞,其中该阻挡介电层的材质包括 氧化矽。 10.一种可电性抹除且可程式化之唯读记忆胞的程 式化方法,适用于一可电性抹除且可程式化之唯读 记忆胞,该可电性抹除且可程式化之唯读记忆胞至 少由一基底、一电荷捕捉层、一闸极导电层、一 第一源极/汲极区、一第二源极/汲极区、一第一 口袋植入掺杂区与一第二口袋植入掺杂区所构成, 其中该第一口袋植入掺杂区的掺杂浓度大于该第 二口袋植入掺杂区的掺杂浓度;该方法包括: 对该闸极导电层与该第一源极/汲极区施加一偏压 组态,进行第一程式化,以使该基底中的电荷注入 至邻近该第一源极/汲极区的部分该电荷捕捉层中 ;以及 对该闸极导电层与该第二源极/汲极区施加相同之 该偏压组态,进行第二程式化,以使该基底中的电 荷注入至邻近该第二源极/汲极区的部分该电荷捕 捉层中,其中该第一程式化所注入之电荷数目会大 于该第二程式化所注入之电荷数目。 11.如申请专利范围第10项所述之可电性抹除且可 程式化之唯读记忆胞的程式化方法,其中该偏压组 态包括对该闸极导电层施加10伏特(V)的电压,并且 对该第一源极/汲极区或第二源极/汲极区施加5伏 特(V)的电压。 12.如申请专利范围第10项所述之可电性抹除且可 程式化之唯读记忆胞的程式化方法,其中该第一口 袋植入掺杂区及该第二口袋植入掺杂区的掺质型 态系与该第一源极/汲极区及该第二源极/汲极区 的掺质型态相反。 13.如申请专利范围第12项所述之可电性抹除且可 程式化之唯读记忆胞的程式化方法,其中该第一口 袋植入掺杂区的掺质型态为p型。 14.如申请专利范围第12项所述之可电性抹除且可 程式化之唯读记忆胞的程式化方法,其中该第二口 袋植入掺杂区的掺质型态为p型。 15.如申请专利范围第12项所述之可电性抹除且可 程式化之唯读记忆胞的程式化方法,其中该第一源 极/汲极区的掺质型态为n型。 16.如申请专利范围第12项所述之可电性抹除且可 程式化之唯读记忆胞的程式化方法,其中该第二源 极/汲极区的掺质型态为n型。 17.如申请专利范围第10项所述之可电性抹除且可 程式化之唯读记忆胞的程式化方法,其中该电荷捕 捉层的材质包括氮化矽。 图式简单说明: 图1是习知的一种氮化矽唯读记忆胞之剖面示意图 。 图2A与图2B是习知的一种可电性抹除且可程式化之 唯读记忆胞其读取电压与启始电压位阶之间的关 系图。 图3是依照本发明之一较佳实施例的一种可电性抹 除且可程式化之唯读记忆胞之剖面示意图。 图4A至图4D分别是依照本发明之一较佳实施例的一 种程式化状态的可电性抹除且可程式化之唯读记 忆胞的剖面示意图。 |
