发明名称 |
快速纠双错Reed-Solomon码译码器 |
摘要 |
本实用新型公开了一种快速纠双错Reed-solomon码的译码器,由伴随式计算电路、错误数目判断电路、错误位置计算电路和错误幅值计算电路组成,并为顺序连接。该译码器工作在有限域GF(2<SUP>8</SUP>)上的,不用Chien搜索法和查找表法,采用直接从伴随式结果即可计算出错误位置的快速译码算法,具有译码结构简单,硬件复杂度低、控制信号简单、译码速度快并且不受码长影响等优点,非常适合于要求产品功耗低、信息吞吐快以及数据可靠性高的应用系统中,如便携式FLASH存储系统产品中。 |
申请公布号 |
CN2750573Y |
申请公布日期 |
2006.01.04 |
申请号 |
CN200420004200.6 |
申请日期 |
2004.02.20 |
申请人 |
汇智系统股份有限公司;汇智科技股份有限公司 |
发明人 |
楚传仁;骆建军;楼向雄;邓先灿 |
分类号 |
H03M13/27(2006.01);G11B20/18(2006.01) |
主分类号 |
H03M13/27(2006.01) |
代理机构 |
浙江杭州金通专利事务所有限公司 |
代理人 |
胡红娟 |
主权项 |
1.一种快速纠双错Reed-solomon码译码器,其特征在于:译码器由伴随式计算电路(I)、错误数目判断电路(II)、错误位置计算电路(III)和错误幅值计算电路(IV)组成,并为顺序连接;其中Reed-solomon码为RS(N,N-4),码长N是5~255中任意整数;输入数据进入伴随式计算电路(I),后计算出伴随式S0、S1、S2和S3;由错误数目判断电路(II)判断发生错误数目;再通过错误位置计算电路(III)分别计算出错误位置;通过错误幅值计算电路(IV),根据发生错误数目计算得到错误位置后,再计算得到错误幅值。 |
地址 |
美国加利福尼亚州 |