| 主权项 |
1.一种焊块底部金属化结构之制法,系包括: 在一表面形成有焊垫及保护层之半导体元件上覆 盖一阻隔层,该保护层系覆盖于该半导体元件上且 外露出该焊垫,而该阻隔层系覆盖住该焊垫及保护 层; 对应该焊垫位置以于该阻隔层中形成有外露开口; 于该阻隔层表面及其开口中形成金属层,并图案化 该金属层,以使该金属层对应形成于该阻隔层开口 中而构成焊块底部金属化(UBM)结构;以及 移除该阻隔层。 2.如申请专利范围第1项之焊块底部金属化结构之 制法,其中,该半导体元件系为半导体晶片(chip)、 晶圆(wafer)、半导体封装基板及电路板之其中一者 。 3.如申请专利范围第1项之焊块底部金属化结构之 制法,其中,该保护层为一介电层(dielectric layer)。 4.如申请专利范围第3项之焊块底部金属化结构之 制法,其中,该保护层之材质为聚亚醯胺层(polyimide layer)。 5.如申请专利范围第1项之焊块底部金属化结构之 制法,其中,该阻隔层之主要材质系为铝、铜、及 镍/钒金属之其中一者。 6.如申请专利范围第1项之焊块底部金属化结构之 制法,其中,该焊垫系为铜垫及铝垫之其中一者。 7.如申请专利范围第1项之焊块底部金属化结构之 制法,其中,该阻隔层及金属层系以溅镀、蒸镀、 电镀、物理沈积及化学沈积之其中一方式形成。 8.如申请专利范围第1项之焊块底部金属化结构之 制法,其中,该阻隔层开口之尺寸系等于焊块底部 金属化结构之面积。 9.如申请专利范围第1项之焊块底部金属化结构之 制法,其中,该阻隔层开口之尺寸系略小于焊块底 部金属化结构之面积。 10.如申请专利范围第1项之焊块底部金属化结构之 制法,其中,该阻隔层开口系利用蚀刻方式形成。 11.如申请专利范围第1项之焊块底部金属化结构之 制法,其中,该焊块底部金属化结构系包含黏着层 、阻障层及湿润层。 12.如申请专利范围第11项之焊块底部金属化结构 之制法,其中,该焊块底部金属化结构系包含钛-铜- 镍(Ti-Cu-Ni)金属层。 13.如申请专利范围第1项之焊块底部金属化结构之 制法,其中,该焊块底部金属化结构之底层金属层 之主要材质系为钛金属。 图式简单说明: 第1图系习知之具焊块底部金属化(UBM)结构层及焊 块之半导体晶片剖面示意图; 第2图系习知UBM结构金属层中底层金属材料残留于 半导体晶片保护层上所造成覆晶底部填胶脱层之 剖面示意图;以及 第3A至3E图系为本发明之焊块底部金属化结构之制 法剖面示意图。 |
