| 主权项 |
1.一种用于保护内部电路防备静电放电的静电放 电保护电路,该电路包含: 一电源箝位部份,该电源箝位部份包括一个电气地 连接在一条连接至一第一电源端之第一电源线与 一条连接至一第二电源端之第二电源线之间的n- 通道MOS场效电晶体;及 一用于控制该n-通道MOS场效电晶体之闸极之电压 的闸极电压控制部份,其中,该闸极电压控制部份 包括: 一p-通道MOS场效电晶体,其之一个输入-输出端是连 接至该第一电源线而其之另一个输入-输出端是连 接至该n-通道MOS场效电晶体的闸极端; 一第一电阻器,其之一个端是连接至该p-通道MOS场 效电晶体的该另一个输入-输出端与该n-通道MOS场 效电晶体的闸极端而其之另一个端是连接至该第 二电源线; 一第二电阻器,其之一个端是连接至该第一电源线 而其之另一个端是连接至该p-通道MOS场效电晶体 的闸极端;及 一电容器,其之一个端是连接至该第二电阻器的该 另一个端和该p-通道MOS场效电晶体的闸极端而其 之另一个端是连接至该第二电源线。 2.如申请专利范围第1项所述之静电放电保护电路, 其中,该闸极电压控制部份控制该n-通道MOS场效电 晶体之闸极的电压因此一个电压,在其下,于该n-通 道MOS场效电晶体上之寄生双极性电晶体打开,将会 是比一个电压,在其下,该内部电路被损害,低。 3.如申请专利范围第1项所述之静电放电保护电路, 其中,该第一电阻器是数个串联地连接的n-通道MOS 场效电晶体。 4.如申请专利范围第1项所述之静电放电保护电路, 其中,该第二电阻器是为数个串联地连接的p-通道 MOS场效电晶体。 5.如申请专利范围第1项所述之静电放电保护电路, 其中,该电容器是为数个并联地连接的n-通道MOS场 效电晶体。 6.一种用于保护一电气地连接在一条连接至一第 一电源端之第一电源线与一条连接至一第二电源 端之第二电源线之间之内部电路防备一个施加到 一输入讯号端之静电放电电压的静电放电保护电 路,该电路包含: 一n-通道MOS场效电晶体,该n-通道MOS场效电晶体电 气地连接在一条连接到该输入讯号端的讯号线与 该第二电源线之间;及 一用于控制该n-通道MOS场效电晶体之闸极之电压 的闸极电压控制部份,其中,该闸极电压控制部份 包括: 一p-通道MOS场效电晶体,其之一个输入-输出端是连 接至该第一电源线而其之另一个输入-输出端是连 接至该n-通道MOS场效电晶体的闸极端; 一第一电阻器,其之一个端是连接至该p-通道MOS场 效电晶体的该另一个输入-输出端与该n-通道MOS场 效电晶体的闸极端而其之另一个端是连接至该第 二电源线; 一第二电阻器,其之一个端是连接至该第一电源线 而其之另一个端是连接至该p-通道MOS场效电晶体 的闸极端;及 一电容器,其之一个端是连接至该第二电阻器的该 另一个端和该p-通道MOS场效电晶体的闸极端而其 之另一个端是连接至该第二电源线。 7.如申请专利范围第6项所述之静电放电保护电路, 其中,该第一电阻器是为数个串联地连接的n-通道 MOS场效电晶体。 8.如申请专利范围第6项所述之静电放电保护电路, 其中,该第二电阻器是为数个串联地连接的p-通道 MOS场效电晶体。 9.如申请专利范围第6项所述之静电放电保护电路, 其中,该电容器是为数个并联地连接的n-通道MOS场 效电晶体。 10.如申请专利范围第6项所述之静电放电保护电路 ,更包含: 一个电气地连接在该第一电源线与该讯号线之间 的第二p-通道MOS场效电晶体;及 一个用于控制该第二p-通道MOS场效电晶体之闸极 之电压的第二闸极电压控制部份。 11.如申请专利范围第10项所述之静电放电保护电 路,其中,该第二闸极电压控制部份是为一个CMOS反 相器,其之一个输入端被接地。 12.一种用于保护一电气地连接在一条连接至一第 一电源端之第一电源线与一条连接至一第二电源 端之第二电源线之间之内部电路防备一个施加到 一输入讯号端之静电放电电压的静电放电保护电 路,该电路包含: 一n-通道MOS场效电晶体,该n-通道MOS场效电晶体电 气地连接在一条连接到该输入讯号端的讯号线与 该第二电源线之间;及 一用于控制该n-通道MOS场效电晶体之闸极之电压 的闸极电压控制部份,其中,该闸极电压控制部份 包括: 一p-通道MOS场效电晶体,其之一个输入-输出端是连 接至该讯号线而其之另一个输入-输出端是连接至 该n-通道MOS场效电晶体的闸极端; 一第一电阻器,其之一个端是连接至该p-通道MOS场 效电晶体的该另一个输入-输出端与该n-通道MOS场 效电晶体的闸极端而其之另一个端是连接至该第 二电源线; 一第二电阻器,其之一个端是连接至该讯号线而其 之另一个端是连接至该p-通道MOS场效电晶体的闸 极端;及 一电容器,其之一个端是连接至该第二电阻器的该 另一个端和该p-通道MOS场效电晶体的闸极端而其 之另一个端是连接至该第二电源线。 13.如申请专利范围第12项所述之静电放电保护电 路,其中,该第一电阻器是为数个串联地连接的n-通 道MOS场效电晶体。 14.如申请专利范围第12项所述之静电放电保护电 路,其中,该第二电阻器是为数个串联地连接的p-通 道MOS场效电晶体。 15.如申请专利范围第12项所述之静电放电保护电 路,其中,该电容器是为数个并联地连接的n-通道MOS 场效电晶体。 16.如申请专利范围第12项所述之静电放电保护电 路,更包含: 一个电气地连接在该第一电源线与该讯号线之间 的第二p-通道MOS场效电晶体;及 一个用于控制该第二p-通道MOS场效电晶体之闸极 之电压的第二闸极电压控制部份。 17.如申请专利范围第16项所述之静电放电保护电 路,其中,该第二闸极电压控制部份是为一个CMOS反 相器,其之一个输入端被接地。 图式简单说明: 第1图是为一个显示为本发明之一实施例之ESD保护 电路基础之原理的电路图。 第2图是为本发明之一实施例之ESD保护电路的详细 电路图。 第3图显示习知ESD保护电路在ESD电压被施加之时的 转态特性。 第4图显示本发明之实施例之ESD保护电路在一ESD电 压被施加之时的转态特性。 第5图是为用于保护内部电路之ESD保护电路在一ESD 电压被施加到该内部电路之输入讯号端之时的电 路图。 第6图显示用于控制该NMOS之闸极之电压之被包括 在于第5图中所示之ESD保护电路内之闸极电压控制 部份的结构。 第7图是为本发明之另一实施例之用于保护内部电 路之ESD保护电路在一ESD电压被施加至内部电路之 输入讯号端之时的电路图。 第8图是为一习知ESD保护电路的电路图。 |
