| 主权项 |
1.一种记忆体的制造方法,包括: 提供一基底,该基底至少可区分为一记忆胞区及一 周边电路区,其中该记忆胞区上已形成一记忆体阵 列,且于该周边电路区已形成有至少一第一主动区 与一第二主动区,且两个主动区上已形成有多数个 闸极结构; 于该基底上形成一介电层,并覆盖该些闸极结构; 于该基底上形成一第一图案化光阻层,并覆盖该记 忆胞区及该第二主动区; 移除该第一主动区的部分该介电层,而于该第一主 动区中各该闸极结构侧壁形成一第一间隙壁; 于该第一主动区的各该闸极结构两侧之该基底中 形成一第一导电型源极区及一第一导电型汲极区; 移除该第一图案化光阻层; 于该基底上形成一第二图案化光阻层,该第二图案 化光阻层覆盖该记忆胞区及该第一主动区; 移除该第二主动区的部分该介电层,而于该第二主 动区的各该闸极结构侧壁形成一第二间隙壁; 于该第二主动区的各该闸极结构两侧之该基底中 形成一第二导电型源极区及一第二导电型汲极区; 以及 移除该第二图案化光阻层。 2.如申请专利范围第1项所述之记忆体的制造方法, 其中该介电层的材质包括氮化矽。 3.如申请专利范围第2项所述之记忆体的制造方法, 更包括于该基底上形成该介电层之前,先形成一衬 氧化层。 4.如申请专利范围第3项所述之记忆体的制造方法, 其中该衬氧化层之材质包括以四乙氧基矽烷为反 应气体源所形成的氧化矽。 5.如申请专利范围第1项所述之记忆体的制造方法, 其中移除该第一主动区之部分该介电层的方法包 括非等向性蚀刻法。 6.如申请专利范围第1项所述之记忆体的制造方法, 其中移除该第二主动区之部分该介电层的方法包 括非等向性蚀刻法。 7.如申请专利范围第1项所述之记忆体的制造方法, 于该基底上形成该介电层之前,更包括于该基底上 形成一衬氧化层,并覆盖该些闸极结构。 8.如申请专利范围第1项所述之记忆体的制造方法, 其中于该基底中形成该第一导电型源极区及该第 一导电型汲极区的方法包括离子植入法。 9.如申请专利范围第1项所述之记忆体的制造方法, 其中于该基底中形成该第二导电型源极区及该第 二导电型汲极区的方法包括离子植入法。 10.如申请专利范围第1项所述之记忆体的制造方法 ,其中该第一导电型与该第二导电型系为两种不同 导电型态。 11.如申请专利范围第10项所述之记忆体的制造方 法,其中该第一导电型包括P型或N型。 12.如申请专利范围第10项所述之记忆体的制造方 法,其中该第二导电型包括P型或N型。 13.如申请专利范围第1项所述之记忆体的制造方法 ,更包括于两相邻主动区之间形成一隔离结构。 14.如申请专利范围第1项所述之记忆体的制造方法 ,更包括在各该闸极结构上形成一金属矽化物。 15.如申请专利范围第1项所述之记忆体的制造方法 ,其中各该闸极结构包括一闸介电层与一闸极。 16.一种记忆体的制造方法,包括: 提供一基底,该基底至少可区分为一记忆胞区及一 周边电路区,其中该记忆胞区上已形成有一记忆体 阵列,且于该周边电路区的一第一主动区与一第二 主动区至少两个主动区上已形成有多数个闸极结 构; 于该基底上形成一介电层,并覆盖该些闸极结构; 于该基底上形成一第一图案化光阻层,并覆盖该记 忆胞区; 移除该周边电路区的部分该介电层,而于该周边电 路区中各该闸极结构侧壁形成一间隙壁; 移除该第一图案化光阻层; 于该基底上形成一第二图案化光阻层,并覆盖该记 忆胞区及该第二主动区; 于该第一主动区的各该闸极结构两侧之该基底中 形成一第一导电型源极区及一第一导电型汲极区; 移除该第二图案化光阻层; 于该基底上形成一第三图案化光阻层,该第三图案 化光阻层覆盖该记忆胞区及该第一主动区; 于该第二主动区的各该闸极结构两侧之该基底中 形成一第二导电型源极区及一第二导电型汲极区; 以及 移除该第三图案化光阻层。 17.如申请专利范围第16项所述之记忆体的制造方 法,其中该介电层的材质包括氮化矽。 18.如申请专利范围第17项所述之记忆体的制造方 法,更包括于该基底上形成该介电层之前,先形成 一衬氧化层。 19.如申请专利范围第18项所述之记忆体的制造方 法,其中该衬氧化层之材质包括由四乙氧基矽烷为 反应气体源所形成的氧化矽。 20.如申请专利范围第16项所述之记忆体的制造方 法,其中移除该第一主动区之部分该介电层的方法 包括非等向性蚀刻法。 21.如申请专利范围第16项所述之记忆体的制造方 法,其中移除该第二主动区之部分该介电层的方法 包括非等向性蚀刻法。 22.如申请专利范围第16项所述之记忆体的制造方 法,于该基底上形成该介电层之前,更包括于该基 底上形成一衬氧化层,并覆盖该些闸极结构。 23.如申请专利范围第16项所述之记忆体的制造方 法,其中于该基底中形成该第一导电型源极区及该 第一导电型汲极区的方法包括离子植入法。 24.如申请专利范围第16项所述之记忆体的制造方 法,其中于该基底中形成该第二导电型源极区及该 第二导电型汲极区的方法包括离子植入法。 25.如申请专利范围第16项所述之记忆体的制造方 法,其中该第一导电型与该第二导电型系为两种不 同导电型态。 26.如申请专利范围第25项所述之记忆体的制造方 法,其中该第一导电型包括P型或N型。 27.如申请专利范围第25项所述之记忆体的制造方 法,其中该第二导电型包括P型或N型。 28.如申请专利范围第16项所述之记忆体的制造方 法,更包括于两相邻主动区之间形成一隔离结构。 29.如申请专利范围第16项所述之记忆体的制造方 法,更包括在各该闸极结构上形成一金属矽化物。 30.如申请专利范围第16项所述之记忆体的制造方 法,其中各该闸极结构包括一闸介电层与一闸极。 图式简单说明: 图1系绘示习知一种记忆体阵列的示意图。 图2A~图2D系绘示本发明一较佳实施例之记忆体的 制造流程剖面图。 图3A~图3E系绘式本发明又一较佳实施例之记忆体 的制造流程剖面图。 |
