| 摘要 |
Speicherbaustein (1, 101, 201) mit: mindestens einem Speicherzellenfeld (6, 106, 206), wobei die Speicherzellen jeweils durch mindestens eine Adresse adressierbar sind und in Organisationseinheiten aus einer vorgegebenen Anzahl von Speicherzellen, die gemeinsam gleichzeitig ansteuerbar sind, organisiert sind; einer getakteten Schreib-Lese-Steuerungseinrichtung (11, 111, 211), die mit einem ersten Taktsignal (CLK1) getaktet ist und die an das Speicherzellenfeld (6, 106, 206) gekoppelt, zum Ein- und Auslesen von Daten aus den Speicherzellen in Abhängigkeit von Adresssignalen (ADR); einer Prefetch-Register-Einheit (13, 113, 213), die an die Schreib-Lese-Steuerungseinrichtung (11, 111, 211) gekoppelt ist, zum Vorspeichern von aus dem Speicherzellenfeld (6, 106, 206) ausgelesenen Daten mit einer Mehrzahl von Prefetch-Registern (14-17, 114-117, 214-217), deren jeweilige Registergröße der vorgegebenen Anzahl von Speicherzellen in den Organisationseinheiten entspricht; einer gesteuerten Schalteinrichtung (23, 123, 223), die an die Prefetch-Register-Einheit (13, 113, 213) gekoppelt ist, zum Ausgeben der in den Prefetch-Registern (14-17, 114-117, 214-217) vorgespeicherten Daten (DQS) an Datenein-/-ausgänge (5, 105, 205) des Speicherbausteins (1, 101, 201), wobei die Schalteinrichtung (23, 123, 223) in einem ersten Betriebsmodus des Speicherbausteins (1, 101, 201) von einem zweiten Taktsignal (CLK2) gesteuert, nacheinander die Prefetch-Register (14-17, 114-117, 214-217) an die ...
|
