集成电路封装的静电放电(ESD)防护

摘要

本发明提供一种集成电路封装的静电放电防护方法。该集成电路封装包括封装衬底，其具有多个引脚，连接到半导体芯片上的多个接合垫，其中一些与形成于半导体芯片上的集成电路的IC接合垫相连接，其它则与集成电路绝缘的浮动接合垫相连接。所述多个引脚包括连接到主动接合垫的主动引脚，以及连接到浮动接合垫的虚拟(非连接)引脚。这些由连接材料所形成的浮动接合垫同样可用来形成集成电路。可使用球格阵列(BGA)或倒装芯片的IC封装，以及一种提供形成IC封装的方法。由于此封装的邻接的非连接引脚易受静电放电所影响，故设计浮动接合垫以防止静电放电破坏主动组件。本发明通过将非连接型引脚与浮动接合垫相连接而提供ESD防护。

主权项

1.一种配件，至少包含一具有多个引脚连接到一半导芯片上的封装衬底，每一所述引脚连接至下列元件其中之一：IC接合垫，形成于该半导体芯片上并且连接到该半导体芯片的集成电路；以及浮动接合垫，形成于该半导体芯片上并且与该半导体芯片的集成电路绝缘。