发明名称 半导体装置之制造方法
摘要 本发明提供一种具有优异可靠性(信赖性)的半导体装置之制造方法。本发明之半导体装置之制造方法具备:将第1导电箔(10)之除了成为端子(12)以外之部位加以蚀刻,由此在上述第1导电箔(10)表面形成突出之凸状端子以(12)的制程;将树脂片(14)叠合在上述第1导电箔(10)上以埋设上述端子部(12)的制程;将背面形成有树脂层(15)之第2导电箔(16),以树脂层(15)为下方,叠合在上述树脂片(14)上,以构成叠层片(18)的制程;蚀刻第2导电箔(16)而形成导电图案(17)的制程;将上述导电图案(17)及上述端子部(12)予以电气连接的制程;将上述各端子部(12)彼此予以电气分离的制程;在上述叠层片(18)固定半导体元件(22),且将上述半导体元件(22)与上述导电图案(17)予以电气连接的制程;以及在上述叠层片(18)表面形成封装树脂(24)以覆盖上述半导体元件(22)的制程者。
申请公布号 TWI246364 申请公布日期 2005.12.21
申请号 TW093106433 申请日期 2004.03.11
申请人 三洋电机股份有限公司;关东三洋半导体股份有限公司 发明人 三田清志
分类号 H05K1/00 主分类号 H05K1/00
代理机构 代理人 洪武雄 台北市中正区博爱路80号6楼;陈昭诚 台北市中正区博爱路80号6楼
主权项 1.一种半导体装置之制造方法,系具备:将第1导电箔之除了成为端子以外之部位加以蚀刻,而在上述第1导电箔表面形成突出之凸状端子部的制程;将树脂片叠合在上述第1导电箔上以埋设上述端子部的制程;将第2导电箔叠合在上述树脂片上以构成叠层片的制程;蚀刻第2导电箔以形成导电图案的制程;将上述导电图案及上述端子部,予以电气连接的制程;将上述各端子部,予以彼此电气分离的制程;将半导体元件固定在上述叠层片,且将上述半导体元件与上述导电图案,予以电气连接的制程,以及在上述叠层片表面形成封装树脂以覆盖上述半导体元件的制程者。2.如申请专利范围第1项之半导体装置制造方法,系由背面蚀刻上述第1导电箔,将上述各端子部彼此予以电气分离者。3.如申请专利范围第1项之半导体装置制造方法,其中,上述树脂片系由可溶性树脂所制成,且系以去除上述树脂片,使上述端子部侧面露出者。4.如申请专利范围第1项之半导体装置制造方法,其中,上述半导体元件系以面朝上(face-up)方式,并藉由金属细丝,将上述半导体元件之电极与上述导电图案予以电气连接者。5.如申请专利范围第1项之半导体装置制造方法,其中,上述半导体元件系以面朝下(face-down)方式组装,且藉由块形电极,并将上述半导体元件之电极与上述导电图案予以电气连接者。图式简单说明:第1图(A)及(B)系说明本发明半导体装置制造方法之剖面图。第2图系说明本发明半导体装置制造方法之剖面图。第3图系说明本发明半导体装置制造方法之剖面图。第4图系说明本发明半导体装置制造方法之剖面图。第5图系说明本发明半导体装置制造方法之剖面图。第6图系说明本发明半导体装置制造方法之剖面图。第7图系说明本发明半导体装置制造方法之剖面图。第8图系说明本发明半导体装置制造方法之剖面图。第9图系说明本发明半导体装置制造方法之剖面图。第10图系说明本发明半导体装置制造方法之剖面图。第11图系说明本发明半导体装置制造方法之剖面图。第12图(A)系习用半导体装置制造方法之剖面图。第12图(B)系习用半导体装置制造方法之背面图。
地址 日本