| 主权项 |
1.一种混合积体电路装置,系包括: 由金属所构成之电路基板; 被覆于前述电路基板表面之绝缘层; 形成于前述绝缘层表面之导电图案; 配置并电性连接于前述导电图案之所希望位置之 电路元件; 贯穿前述绝缘层使前述电路基板露出之露出孔; 形成于前述露出孔底面之平坦部;以及 电性连接前述平坦部与前述导电图案之金属细线 。 2.如申请专利范围第1项之混合积体电路装置,其中 ,使用与电性连接前述平坦部与前述导电图案之金 属细线相同粗细之金属细线,电性连接前述电路元 件与前述导电图案。 3.如申请专利范围第1项之混合积体电路装置,其中 ,前述电路基板与前述金属细线系由相同种类的金 属所构成。 4.一种混合积体电路装置之制造方法,系包括: 于由金属所构成之电路基板表面设置绝缘层之工 序; 于前述绝缘层表面形成导电图案之工序; 贯穿前述绝缘层而形成露出孔,使前述电路基板自 前述露出孔之底部露出之工序; 于前述露出孔之底部形成平坦部之工序; 于前述导电图案电性连接电路元件之工序;以及 将前述平坦部与导电图案以金属细线电性连接之 工序。 5.一种混合积体电路装置之制造方法,系包括: 于由金属所构成之电路基板表面设置绝缘层之工 序; 于前述绝缘层之表面以构成复数个单元的方式形 成导电图案之工序; 贯穿前述各单元之前述绝缘层而形成露出孔,使前 述电路基板自前述露出孔之底部露出之工序; 于前述各单元之前述露出孔之底部形成平坦部之 工序; 于前述各单元之前述导电图案电性连接电路元件 之工序; 将前述各单元之前述平坦部与前述导电图案以金 属细线电性连接之工序;以及 分离前述各单元之工序。 6.如申请专利范围第4项或第5项之混合积体电路装 置之制造方法,其中,前述电路基板系由以铝为主 要材料之金属所构成,且藉由使用穿孔器形成前述 露出孔,而使前述露出孔之底部形成为粗糙面。 7.如申请专利范围第4项或第5项之混合积体电路装 置之制造方法,其中,前述电路元件与前述导电图 案系使用与连接前述平坦部与前述导电图案之金 属细线相同粗细之金属细线连接。 8.如申请专利范围第4项或第5项之混合积体电路装 置之制造方法,其中,前述金属细线的材料系使用 与前述电路基板相同之金属。 9.如申请专利范围第4项或第5项之混合积体电路装 置之制造方法,其中,前述露出孔系使用直径lmm以 上之穿孔器形成者。 l0.如申请专利范围第4项或第5项之混合积体电路 装置之制造方法,其中,前述平坦部系藉由使形成 为平滑之抵接棒之前端部与前述底部抵接而形成 者。 图式简单说明: 第1图系本发明混合积体电路装置之斜视图(A)、剖 视图(B)。 第2图系本发明混合积体电路装置之斜视图(A)、剖 视图(B)。 第3图系说明本发明混合积体电路装置之制造方法 之俯视图(A)、斜视图(B)、放大图(C)。 第4图系说明本发明混合积体电路装置之制造方法 之剖视图(A)、剖视图(B)。 第5图系说明本发明混合积体电路装置之制造方法 之俯视图(A)、斜视图(B)、放大图(C)。 第6图系说明本发明混合积体电路装置之制造方法 之斜视图(A)、剖视图(B)。 第7图系说明本发明混合积体电路装置之制造方法 之剖视图(A)、剖视图(B)。 第8图系说明本发明混合积体电路装置之制造方法 之俯视图。 第9图系说明本发明混合积体电路装置之制造方法 之剖视图。 第10图系说明本发明混合积体电路装置之制造方 法之斜视图(A)、剖视图(B)。 第11图系说明本发明混合积体电路装置之制造方 法之剖视图。 第12图系习知混合积体电路装置之斜视图(A)、剖 视图(B)、剖视图(C)。 |
