半导体器件

摘要

形成交错嵌入不同导电型的N沟道晶体管A与P沟道晶体管B的存储器单元。通过共用N沟道晶体管A的沟道部分与P沟道晶体管B的P型漏区7a，同时共用P沟道晶体管B的沟道部分与N沟道晶体管A的N型源区5b，进行高集成化。使相邻的P型漏区7a和N型源区5b的接合部位经常保持反向偏置，隔离P型漏区7a和N型源区5b。由此，可使晶体管的各元件间的隔离区最小，可提供实现小型化和高集成化的半导体器件。

主权项

1.一种半导体器件，包括：使多个第一导电型半导体区域(7a、7b)和多个第二导电型半导体区域(5a、5b)相互相邻且交错形成的第一导电型半导体衬底(1)，以所述第二导电型半导体区域(5a、5b)作为源区和漏区，以其间的第一导电型半导体区域(7a)作为沟道部分的第一晶体管(A)，和以所述第一导电型半导体区域(7a、7b)作为源区和漏区，以其间的第二导电型半导体区域(5b)作为沟道部分，与所述第一晶体管(A)邻接形成以便该源区或漏区可兼做所述第一晶体管(A)的所述沟道部分的第二晶体管(B)，在所述第一和第二晶体管(A、B)中，在一个晶体管工作期间，在另一个晶体管中，反向偏置第一和第二导电型半导体区域(5a、5b、7a、7b)的接合部位。