| 主权项 |
1.一种以扩散焊接法形成之半导体组件,特别系一种半导体组件,其具有配置于一第二晶片(20)上之一第一晶片(10),其中该等第一与第二晶片(10、20)皆在其主要区(13、23)之上各具有第一与第二镀金属层(12、22),该等第一与第二镀金属层系互相面对着,该等镀金属层(12、22)之第一区域系用于在该等第一与第二晶片(10、20)之间制作一电气连接,及该等镀金属层(12、22)之第二区域则系作为该等第一与第二晶片(10、20)外侧之一额外的电气功能平面。2.如申请专利范围第1项之半导体组件,其中该第一及/或第二镀金属层(12、22)系经由接触材料元件(14、24)而连接至位于一最上方镀金属层中之接触垫(11、21)。3.如申请专利范围第2项之半导体组件,其中该第一或第二晶片(10、20)在相对其设置之晶片(20、10)上、具有该等镀金属层(12、22)第二区域的位置处,并无任何镀金属层,使得该等第二区域可执行该相对设置晶片(20、10)作动时所需之一电气功能。4.如申请专利范围第1项之半导体组件,其中该第一或第二晶片(10、20)在相对其设置之晶片(20、10)上、具有该等镀金属层(12、22)第二区域的位置处,并无任何镀金属层,使得该等第二区域可执行该相对设置晶片(20、10)作动时所需之一电气功能。5.如申请专利范围第1项之半导体组件,其中该第一晶片(10)具有不同大小,该第一晶片(10)系小于、等同于、或大于该第二晶片(20),及该第二晶片(20)在形成于该最小第一晶片(10)与该第二晶片(20)主要区之间之一重叠区域的至少外侧处,具有该第二镀金属层(22)之第二区域。6.如申请专利范围第5项之半导体组件,其中当一较大之第一晶片(10)配置于该第二晶片(20)上时,该等第二镀金属层(22)第二区域可藉由该第一晶片(10)之第一镀金属层而接触连接。7.如申请专利范围第5项之半导体组件,其中在该第一晶片(10)已配置于该第二晶片(20)上之后,该等第二镀金属层(22)之第二区域可藉由使该等第二区域中之导体轨道中断或着连接,而达成一编码。8.如申请专利范围第5至7项之任一项之半导体组件,其中该第一及/或第二镀金属层(12、22)之第二区域包括设于该等第一与第二晶片(10、20)之重叠区域内的测试垫。9.如申请专利范围第8项之半导体组件,其中在该第一晶片(10)已配置于该第二晶片(20)上之后,该第一或第二晶片(10、20)上之测试垫将与相对设置之晶片上的镀金属层之第二区域进行机械接触。10.如申请专利范围第9项之半导体组件,其中正好互相相对设置之该等第一与第二镀金属层(12、22)之第二区域系用于机械式地固定该等第一与第二晶片(10、20)。11.如申请专利范围第1至7项之任一项之半导体组件,其中正好互相相对设置之该等第一与第二镀金属层(12、22)之第二区域系用于机械式地固定该等第一与第二晶片(10、20)。12.如申请专利范围第11项之半导体组件,其中互相相对地设置且用于机械式固定的该等第二区域系设计成环绕着该等第一与第二镀金属层(12、22)第一区域的一环状型式。图式简单说明:第1图系说明藉由一扩散焊接方法连接一第一与第二晶片之前的一组件之剖面图。第2A图系说明利用部份之镀金属层作为一更一结线平面之第二晶片之平面图。第2B图系说明源自第2A图中之配置的剖面图。第3A图系说明镀金属层之第二区域系用作为一编码之具体实施例。第3B图系说明源自第3A图中之配置的剖面图。第4图系说明镀金属层之第二区域系作为一编码之具体实施例。第5图系说明镀金属层之第二区域系具体实施为接合垫之贯穿该组件之剖面图。第6图系说明各镀金属层之第二区域系具体实施为测试垫之贯穿该组件之剖面图。第7A图、第7B图说明各镀金属层之第二区域系设计成一条状线之贯穿该组件之剖面图。第8图系说明镀金属层之第二区域系设计成一封闭环之该组件之平面图。 |
