| 主权项 |
1.一种利用矽酸铪奈米微粒备制之非挥发性快闪记忆体,系至少包含:一基板;一矽酸铪(HfSiO4)薄膜层,系形成于该基板上;及一控制闸极层,系形成于该矽酸铪薄膜层上。2.依据申请专利范围第1项所述之利用矽酸铪奈米微粒备制之非挥发性快闪记忆体,其中,该基板为p型矽晶圆(p-type silicon wafer)。3.依据申请专利范围第1项所述之利用矽酸铪奈米微粒备制之非挥发性快闪记忆体,其中,该基板系置于一真空环境中。4.依据申请专利范围第3项所述之利用矽酸铪奈米微粒备制之非挥发性快闪记忆体,其中,该真空环境之通入气体为氩气(argon,Ar)与氧气(oxygen,O2)。5.依据申请专利范围第1项所述之利用矽酸铪奈米微粒备制之非挥发性快闪记忆体,其中,该矽酸铪薄膜层之制备方法系至少包含:(a)取铪(hafnium,Hf)与矽(silicon,Si)两种靶材,将该铪与该矽利用共焦溅镀法(co-sputtering)镀出该矽酸铪薄膜层;(b)将该矽酸铪薄膜层在高真空(high vacuum)下通氧气,经900℃,60秒之快速升温退火制程(Rapidly TemperatureAnnealling,RTA)处理,使该矽酸铪薄膜层产生奈米晶体(nanocrystal)。6.依据申请专利范围第5项所述之利用矽酸铪奈米微粒备制之非挥发性快闪记忆体,其中,该奈米晶体之密度范围为0.9-1.91012cm-2。7.依据申请专利范围第5项所述之利用矽酸铪奈米微粒备制之非挥发性快闪记忆体,其中,该奈米晶体之微粒大小为小于10奈米(nm)。8.依据申请专利范围第1项所述之利用矽酸铪奈米微粒备制之非挥发性快闪记忆体,其中,该矽酸铪薄膜层之厚度为小于30埃()。9.依据申请专利范围第1项所述之利用矽酸铪奈米微粒备制之非挥发性快闪记忆体,其中,该控制闸极层系利用热蒸镀法(Thermal coater)形成于该矽酸铪薄膜层上。10.依据申请专利范围第1项所述之利用矽酸铪奈米微粒备制之非挥发性快闪记忆体,其中,该控制闸极层之材料为铝(aluminum,AI)。11.一种利用矽酸铪奈米微粒备制之非挥发性快闪记忆体,系至少包含:一基板;一穿透氧化层(tunnel oxide),系利用垂直炉管而成长于该基板之一端面中央上;一矽酸铪薄膜层,系形成于该穿透氧化层上;一阻挡氧化层(blocking oxide),系利用电浆辅助化学气相沉积(Plasma Enhance Chemical Vapor Deposition,PECVD)于该矽酸铪薄膜层上;及一控制闸极层,系形成于该阻挡氧化层上。12.依据申请专利范围第11项所述之利用矽酸铪奈米微粒备制之非挥发性快闪记忆体,其中,该基板为p型矽(p-type silicon)。13.依据申请专利范围第11项所述之利用矽酸铪奈米微粒备制之非挥发性快闪记忆体,其中,该基板之两侧系形成自一n+源极及一n+汲极中择其一。14.依据申请专利范围第11项所述之利用矽酸铪奈米微粒备制之非挥发性快闪记忆体,其中,该矽酸铪薄膜层之制备方法系至少包含:(a)取铪与矽两种靶材,将该两种靶材利用物理化学合成法形成该矽酸铪薄膜层;(b)将该矽酸铪薄膜层在高真空下通氧气,经900℃,60秒之快速升温退火制程处理,使该矽酸铪薄膜层产生奈米晶体。15.依据申请专利范围第14项所述之利用矽酸铪奈米微粒备制之非挥发性快闪记忆体,其中,该物理化学合成法为自原子层化学气相沉积(atomic layerchemical vapor deposition,ALCVD)、高密度电浆化学气相沈积(High-Density Plasma Chemical Vapor Deposition,HDPCVD)、溅镀法(Sputtering)、电子枪真空蒸镀法(E-Gun)中择其一。16.依据申请专利范围第14项所述之利用矽酸铪奈米微粒备制之非挥发性快闪记忆体,其中,该矽酸铪薄膜层系进一步为自矽酸锆薄膜层及铝酸铪薄膜层中择其一。17.依据申请专利范围第14项所述之利用矽酸铪奈米微粒备制之非挥发性快闪记忆体,其中,该奈米晶体之密度范围为0.9-1.91012cm-2。18.依据申请专利范围第14项所述之利用矽酸铪奈米微粒备制之非挥发性快闪记忆体,其中,该奈米晶体之微粒大小为小于10奈米。19.依据申请专利范围第11项所述之利用矽酸铪奈米微粒备制之非挥发性快闪记忆体,其中,该矽酸铪薄膜层之厚度为小于30埃。20.依据申请专利范围第11项所述之利用矽酸铪奈米微粒备制之非挥发性快闪记忆体,其中,该穿透氧化层之厚度为20埃。21.依据申请专利范围第11项所述之利用矽酸铪奈米微粒备制之非挥发性快闪记忆体,其中,该穿透氧化层为化学气相沉积氧化层。22.依据申请专利范围第11项所述之利用矽酸铪奈米微粒备制之非挥发性快闪记忆体,其中,该穿透氧化层为高介电常数材。23.依据申请专利范围第11项所述之利用矽酸铪奈米微粒备制之非挥发性快闪记忆体,其中,该阻挡氧化层之厚度为40埃。24.依据申请专利范围第11项所述之利用矽酸铪奈米微粒备制之非挥发性快闪记忆体,其中,该阻挡氧化层之材料为自氧化物(Oxide)、氮化物(Nitride)、氧化铪(HfO2)、氧化锆(ZrO2)、氧化铝(Al2O3)及氧化镧(La2O3)中择其一。25.依据申请专利范围第11项所述之利用矽酸铪奈米微粒备制之非挥发性快闪记忆体,其中,该控制闸极层系利用热蒸镀法形成于该矽酸铪薄膜层上。26.依据申请专利范围第11项所述之利用矽酸铪奈米微粒备制之非挥发性快闪记忆体,其中,该控制闸极层之材料为自铝、多晶矽、多晶矽锗及金属中择其一。27.依据申请专利范围第11项所述之利用矽酸铪奈米微粒备制之非挥发性快闪记忆体,其中,该利用矽酸铪奈米微粒备制之非挥发性快闪记忆体之结构为矽氧化氮氧化矽(Silicon Oxide Nitride Oxide Silicon,SONOS)结构。28.一种利用矽酸铪奈米微粒备制之非挥发性快闪记忆体,系至少包含:一基板;一穿透氧化层,系形成于该基板之一端面中央;一矽酸铪薄膜层,系形成于该穿透氧化层上;一阻挡氧化层,系形成于该矽酸铪薄膜层上;一多晶矽层,系形成于该阻挡氧化层上;及一间隔层,系形成于该穿透氧化层、该矽酸铪薄膜层、该阻挡氧化层及该多晶矽层之两侧。29.依据申请专利范围第28项所述之利用矽酸铪奈米微粒备制之非挥发性快闪记忆体,其中,该利用矽酸铪奈米微粒备制之非挥发性快闪记忆体为单位元记忆体(Single Dot Memory)。30.依据申请专利范围第28项所述之利用矽酸铪奈米微粒备制之非挥发性快闪记忆体,其中,该基板之结构为绝缘层上覆矽(Silicon-On-Insulator,SOI)之结构。31.依据申请专利范围第28项所述之利用矽酸铪奈米微粒备制之非挥发性快闪记忆体,其中,该矽酸铪薄膜层之制备方法系至少包含:(a)取铪与矽两种靶材,将该铪与该矽利用共焦溅镀法镀出该矽酸铪薄膜层;(b)将该矽酸铪薄膜层在高真空下通氧气,经900℃,60秒之快速升温退火制程处理,使该矽酸铪薄膜层产生奈米晶体。32.依据申请专利范围第31项所述之利用矽酸铪奈米微粒备制之非挥发性快闪记忆体,其中,该奈米晶体之密度范围为0.9-1.91012cm-2。33.依据申请专利范围第31项所述之利用矽酸铪奈米微粒备制之非挥发性快闪记忆体,其中,该奈米晶体之微粒大小为小于10奈米。34.依据申请专利范围第28项所述之利用矽酸铪奈米微粒备制之非挥发性快闪记忆体,其中,该矽酸铪薄膜层之厚度为小于30埃。35.一种利用矽酸铪奈米微粒备制之非挥发性快闪记忆体,系至少包含:一基板,系包含一第一矽层上形成一二氧化矽层,一第二矽层成长于该二氧化矽层之一端面中央;一穿透氧化层,系形成于该二氧化矽层之一端面两侧及该第二矽层上;一矽酸铪薄膜层,系形成于该穿透氧化层上;一硬罩幕层(hard mask),系形成于该穿透氧化层及该矽酸铪薄膜层之间之一端面上;一阻挡氧化层,系形成于该矽酸铪薄膜层上;及一控制闸极层,系形成于该阻挡氧化层上,其中,该该控制闸极层之一部份系利用化学机械研磨法(Chemical Mechanical Polishing,CMP)去除以形成控制闸极。36.依据申请专利范围第35项所述之利用矽酸铪奈米微粒备制之非挥发性快闪记忆体,其中,该利用矽酸铪奈米微粒备制之非挥发性快闪记忆体为多位元记忆体(Multi-bits Single Dot Memory)。37.依据申请专利范围第35项所述之利用矽酸铪奈米微粒备制之非挥发性快闪记忆体,其中,该基板之结构为SOI之结构。38.依据申请专利范围第35项所述之利用矽酸铪奈米微粒备制之非挥发性快闪记忆体,其中,该矽酸铪薄膜层之制备方法系至少包含:(a)取铪与矽两种靶材,将该铪与该矽利用共焦溅镀法镀出该矽酸铪薄膜层;(b)将该矽酸铪薄膜层在高真空下通氧气,经900℃,60秒之快速升温退火制程处理,使该矽酸铪薄膜层产生奈米晶体。39.依据申请专利范围第38项所述之利用矽酸铪奈米微粒备制之非挥发性快闪记忆体,其中,该奈米晶体之密度范围为0.9-1.91012cm-2。40.依据申请专利范围第38项所述之利用矽酸铪奈米微粒备制之非挥发性快闪记忆体,其中,该奈米晶体之微粒大小为小于10奈米。41.依据申请专利范围第35项所述之利用矽酸铪奈米微粒备制之非挥发性快闪记忆体,其中,该矽酸铪薄膜层之厚度为小于30埃。42.依据申请专利范围第35项所述之利用矽酸铪奈米微粒备制之非挥发性快闪记忆体,其中,该硬罩幕层之材料为氮化矽(Si3N4)。图式简单说明:第1图,系本发明之利用矽酸铪奈米微粒备制之非挥发性快闪记忆体之制造流程示意图。第2A图,系本发明之矽酸铪薄膜层之剖面示意图。第2B图,系本发明之矽酸铪薄膜层之平面示意图。第3A图,系本发明之矽酸铪薄膜层之非晶态示意图。第3B图,系本发明之矽酸铪薄膜层之多晶态示意图。第4A-4B图,系本发明之矽酸铪薄膜层之X射线光电子能谱仪(X-ray Photoelectron Spectrum)结果示意图。第5图,系本发明之矽酸铪薄膜层之电性量测结果示意图。第6A-6B图,系本发明之利用矽酸铪奈米微粒备制之非挥发性快闪记忆体之SONOS结构示意图。第7图,系本发明之SONOS结构之电性量测结果示意图。第8图,系本发明之SONOS结构之记忆视窗曲线示意图。第9A-9B图,系本发明之SONOS结构之储存电荷曲线示意图。第10图,系本发明之SONOS结构之工作状态曲线示意图。第11图,系本发明之SONOS结构之记忆视窗曲线示意图。第12A图,系本发明之SONOS结构之写入特性曲线示意图。第12B图,系本发明之SONOS结构之抹除特性曲线示意图。第13A-13C图,系本发明之SONOS结构之写入及抹除干扰特性曲线示意图。第14图,系本发明之SONOS结构之保存特性曲线示意图。第15图,系本发明之SONOS结构之耐久测试曲线示意图。第16图,系本发明之利用矽酸铪奈米微粒备制之非挥发性快闪记忆体之单位元记忆体结构示意图。第17A图,系本发明之完成化学机械研磨法前之多位元记忆体结构示意图。第17B图,系本发明之完成化学机械研磨法后之多位元记忆体结构示意图。第18A-18B图,系习用之EPROM示意图。第19A-19B图,系习用之EEPROM示意图。第20图,系习用之FLOTOX电路示意图。第21图,系习用之快闪记忆体示意图。第22图,系习用之MNOS记忆体示意图。第23图,系习用之SONOS记忆体示意图。第24A图,系习用之SONOS记忆体FN tunneling能带示意图。第24B图,系习用之SONOS记忆体写入/清除特性曲线示意图。 |
