传输线终端补偿电路

摘要

本发明提出一种晶片内终端电阻的补偿电路，可以产生精确的终端阻抗以补偿因为制程、温度、电压的变化等所造成的终端阻抗的误差。本发明的最大特点是以数位的方式调校包含n+1个分别具有20×k×r、21×k×r、22×k×r、…、2n×k×r等阻抗值的并联电阻阵列，本发明藉由打开或关闭n+1个和这n+1个电阻串联的开关装置，而使得这个电阻阵列呈现是外部阻抗的k/m倍(k＞0,m≧1)的终端阻抗，而不限于仅能产生等于外部阻抗、或是外部阻抗的一个固定倍数的终端阻抗。

主权项

1.一种传输线终端电阻补偿电路,系实施于一晶片内部以提供与该晶片之一外部传输线之一外部阻抗相匹配之一终端阻抗,该传输线终端电阻补偿电路包含:一终端电阻阵列,该终端电阻阵列系包含n+1(n≧1)个并联之第一电阻,该n+1个第一电阻之阻抗分别为20kr、21kr、22kr、...、2nkr(k, r>0),该n+1个第一电阻按照阻抗大小依序排列,每个该第一电阻各自串联一第一开关装置。该n+1个第一开关装置各自是呈短路与断路之状态,系分别由n+1个控制讯号b0、b1、b2、...、bn所控制,该终端电阻阵列之阻抗即为该终端阻抗;以及一调校电路,该调校电路进一步包含一比较电阻阵列、一比较计数电路;该比较计数电路系以该n+1个控制讯号b0、b1、b2、...、bn为输出;该比较电阻阵列包含n+1个并联之第二电阻;该n+1个第二电阻之阻抗分别为20r、21r、22r、...、2nr;该n+1个第二电阻按照阻抗大小、以及与该终端电阻阵列之第一电阻相同顺序排列;每个第二电阻各自串联一第二开关装置;该n+1个第二开关装置各自是呈短路与断路之状态,系分别由该个控制讯号b0、b1、b2、...、bn所控制;其中,该比较计数电路输出之控制讯号bj(0≦j≦n)同时控制和第一电阻2jkr串连之第一开关装置、以及和第二电阻2jr串连之第二开关装置;该比较电路系依照所欲匹配之该外部阻抗,自动调整输出该b0、b1、b2、...、bn控制讯号,进而开启与关闭对应之第一与第二开关装置,直至该比较电阻阵列之阻抗等于该外部阻抗之1/m(m≧1)时固定该b0、b1、b2、...、bn控制讯号之输出,进而致使该终端电阻阵列之阻抗等于该外部阻抗之k/m。2.如申请专利范围第1项所述之传输线终端电阻补偿电路,其中该第一开关装置系以PMOS与NMOS二方式之一实施。3.如申请专利范围第1项所述之传输线终端电阻补偿电路,其中该第二开关装置系以PMOS与NMOS二方式之一实施。图式简单说明:第1图系显示一传输线及终端电阻之示意图。第2图系依据本发明一实施例之终端电阻阵列之示意图。第3图系依据本发明一实施例之调校电路之示意图。