| 主权项 |
1.一种多晶片堆叠封装构造,包含:一基板,其系具有一上表面并包含复数个形成于该上表面之连接垫;一第一晶片,其系具有一第一主动面并包含复数个形成于该第一主动面之第一焊垫,该第一晶片系以该第一主动面朝上之方式设于该基板之该上表面;一虚晶片(dummy die),其系设于该第一晶片之上,该虚晶片系具有一接地层(ground layer),其系形成于该虚晶片之一表面;一第二晶片,其系具有一第二主动面并包含复数个形成于该第二主动面之第二焊垫,该第二晶片系以该第二主动面朝上之方式设于该虚晶片之上;复数个第一焊线,其系连接该第一晶片之该些第一焊垫与该基板之对应连接垫;复数个第二焊线,其系连接该第二晶片之该些第二焊垫与该基板之对应连接垫;及至少一接地装置,其系连接该接地层。2.如申请专利范围第1项所述之多晶片堆叠封装构造,其中该接地装置系为接地焊线,该接地层系形成于该虚晶片之上表面。3.如申请专利范围第2项所述之多晶片堆叠封装构造,其中该接地焊线系连接该接地层至该基板之其中一连接垫。4.如申请专利范围第1项所述之多晶片堆叠封装构造,其中该接地装置系为接地凸块,该接地层系形成于该虚晶片之下表面。5.如申请专利范围第2或4项所述之多晶片堆叠封装构造,其中该接地装置系连接该接地层至该第一晶片之至少一接地焊垫。6.如申请专利范围第4项所述之多晶片堆叠封装构造,其另包含有一底部填充胶,其系填充于该虚晶片与该第一晶片之该第一主动面之间隙并密封该些接地装置。7.如申请专利范围第1项所述之多晶片堆叠封装构造,其中该虚晶片之尺寸系不小于该第二晶片。8.如申请专利范围第7项所述之多晶片堆叠封装构造,其中该接地层系具有一不小于该第二晶片之该第二主动面之面积。9.如申请专利范围第1项所述之多晶片堆叠封装构造,其中该接地层系全面覆盖于该虚晶片之该表面。10.如申请专利范围第1项所述之多晶片堆叠封装构造,其中该接地层系为一铜层。11.如申请专利范围第1项所述之多晶片堆叠封装构造,其另包含有一封胶体,以密封该第一晶片、该虚晶片、该第二晶片、该些第一焊线与该些第二焊线。12.如申请专利范围第1项所述之多晶片堆叠封装构造,其另包含有一封胶体,其系密封该接地装置。13.如申请专利范围第1项所述之多晶片堆叠封装构造,其中该第二晶片系为一RFID(Radio FrequencyIdentification,无线射频辨识)晶片。14.如申请专利范围第1项所述之多晶片堆叠封装构造,其中该基板系为一球格阵列基板(ball grid array,BGA)。15.一种多晶片堆叠构造,包含:一基板,其系具有一上表面并包含复数个形成于该上表面之连接垫;一第一晶片,其系设于该基板之该上表面,该第一晶片系具有一第一主动面并包含复数个形成于该第一主动面之第一焊垫;一虚晶片(dummy die),其系设于该第一晶片之上,该虚晶片系具有一接地层(ground layer),其系形成于该虚晶片之一表面;一第二晶片,其系具有一第二主动面并包含复数个形成于该第二主动面之第二焊垫,该第二晶片系以该第二主动面朝上之方式设于该虚晶片之上;及至少一接地装置,其系连接该接地层。16.如申请专利范围第15项所述之多晶片堆叠构造,其中该第一晶片系以该主动面朝上之方式设于该基板之该上表面。17.如申请专利范围第16项所述之多晶片堆叠构造,其中该接地层系面向该第一晶片之该主动面。18.如申请专利范围第16项所述之多晶片堆叠构造,其中该接地装置系为接地凸块,该接地层系形成于该虚晶片之下表面,该接地装置系电性连接该接地层与该第一晶片之至少一接地焊垫。19.如申请专利范围第18项所述之多晶片堆叠构造,其另包含有一底部填充胶,其系填充于该虚晶片与该第一晶片之该第一主动面之间隙并密封该些接地装置。20.如申请专利范围第15项所述之多晶片堆叠构造,其中该第一晶片系以该主动面朝下之方式设于该基板之该上表面。21.如申请专利范围第20项所述之多晶片堆叠构造,其另包含复数个凸块,其系设于该基板与该第一晶片之该第一主动面之间,且该些凸块系电性连接该基板与该第一晶片。22.如申请专利范围第21项所述之多晶片堆叠构造,其另包含一底部填充胶,其系填充于该基板与该第一晶片之该第一主动面之间隙并密封该些凸块。23.如申请专利范围第20项所述之多晶片堆叠构造,其中该接地层系远离该第一晶片之一背面。24.如申请专利范围第15项所述之多晶片堆叠构造,其中该接地装置系为接地焊线,该接地层系形成于该虚晶片之上表面。25.如申请专利范围第24项所述之多晶片堆叠构造,其中该接地焊线系连接该接地层至该基板之其中一连接垫。26.如申请专利范围第15项所述之多晶片堆叠构造,其中该接地装置系连接该接地层至该第一晶片之至少一接地焊垫。27.如申请专利范围第15项所述之多晶片堆叠构造,其中该虚晶片之尺寸系不小于该第二晶片。28.如申请专利范围第27项所述之多晶片堆叠构造,其中该接地层系具有一不小于该第二晶片之该第二主动面之面积。29.如申请专利范围第15项所述之多晶片堆叠构造,其中该接地层系全面覆盖于该虚晶片之该表面。30.如申请专利范围第15项所述之多晶片堆叠构造,其中该接地层系为一铜层。31.如申请专利范围第15项所述之多晶片堆叠构造,其另包含有一封胶体,以密封该第一晶片、该虚晶片与该第二晶片。32.如申请专利范围第15项所述之多晶片堆叠构造,其另包含有一封胶体,其系密封该接地装置。33.如申请专利范围第15项所述之多晶片堆叠构造,其中该第二晶片系为一RFID(Radio FrequencyIdentification,无线射频辨识)晶片。34.如申请专利范围第15项所述之多晶片堆叠构造,其中该基板系为一球格阵列基板(ball grid array, BGA)。图式简单说明:第1图:习知多晶片堆叠封装构造之截面示意图;第2图:依本发明之第一具体实施例,一种多晶片堆叠封装构造之截面示意图;第3图:依本发明之第二具体实施例,一种多晶片堆叠封装构造之局部放大截面示意图;第4图:依本发明之第三具体实施例,一种多晶片堆叠封装构造之截面示意图;及第5图:依本发明之第四具体实施例,一种多晶片堆叠封装构造之截面示意图。 |
