| 主权项 |
1.一种存取组态暂存器的方法,包含步骤: a)收到一种尝试存取一第一暂存器的指示,第一暂 存器则反应以一指向组态暂存器的索引变数;以及 然后 b)收到一种尝试存取一第二暂存器的指示,第二暂 存器则反应索引变数所指向之组态暂存器的部分 内容;以及然后 c)因应步骤b),且无须等待存取第一暂存器的另一 尝试,改变索引变数以指向另一组态暂存器。 2.如申请专利范围第1项之方法,其中存取第一暂存 器的尝试系为将指向一已知组态暂存器之已知索 引値写入的一种尝试, 且其中存取第二暂存器的尝试系为将是该已知组 态暂存器之部分内容的已知内容値写入的一种尝 试, 3.如申请专利范围第2项之方法,其中将分别写到第 一与第二暂存器之已知索引値与内容値的其中一 者编码。 4.如申请专利范围第3项之方法,其中将分别写到第 一与第二暂存器之已知索引値与内容値的两者编 码。 5.如申请专利范围第2项之方法,进一步在步骤c)以 后包含步骤: d)收到存取第二暂存器之另一尝试的指示;以及随 后 e)因应步骤d),以及在收到存取第一暂存器之再一 尝试以前,改变索引变数以指向再一组态暂存器; 以及然后 重复步骤d)-e),以指向再另一组态暂存器。 6.如申请专利范围第1项之方法,其中在步骤c)中,只 有进入用以经由自动索引来程式化组态暂存器的 特别操作模式,索引变数才会改变。 7.一种用来程式化复数个组态暂存器的方法,包含 步骤: a)使积体电路(IC)元件用的第一操作模式致能,其中 复数个组态暂存器予以根据步骤b)-e)加以程式化; b)写入到该积体电路元件中的第一控制暂存器,以 致于能够存取到一选出的暂存器;以及然后 c)将该选出之暂存器的内容値写到该积体电路元 件中的第二控制暂存器;以及然后 d)将一另外选出之暂存器用的一另一内容値写到 第二控制暂存器,而无需再度写到第一控制暂存器 ;以及然后 e)重复步骤d),直到全部暂存器都被程式化为止。 8.如申请专利范围第7项之方法,进一步包含步骤: 程式化另一群复数个组态暂存器,藉由步骤: f)去能第一操作模式;以及然后 g)写到第一控制暂存器,以致于能够存取到该另一 群暂存器的选出暂存器;以及然后 h)将用于该另一群暂存器之该选到暂存器的内容 値写到第二控制暂存器;以及然后 重复步骤g)-h),直到所有该另一群暂存器都被程式 化为止。 9.如申请专利范围第8项之方法,其中该等复数个暂 存器被依序地程式化。 10.一种积体电路(IC)元件,包含: 复数个组态暂存器; 一计数器,以提供可藉由自动增加或减少该计数器 来改变的第一索引値; 多工逻辑,具有接收第一索引値的第一输入端,接 收第二索引値的第二输入端,被耦合以索引该等复 数个暂存器的一输出端,该多工逻辑收到标示出积 体电路元件之,操作模式的一控制信号,该模式系 为其中暂存器乃藉由自动增加或减少计数器而来 索引者;以及 检测逻辑,具有接收第一硬体控制信号的一输入端 ,该控制信号指示出已经从积体电路元件外面收到 存取一组态暂存器的请求,并具有提供一增加或减 少信号到计数器的输出端。 11.如申请专利范围第10项之积体电路元件,其中第 一硬体控制信号指示出已经收到写入一积体电路 元件之组态资料暂存器的请求,且其中该检测逻辑 具有另一输入端,来接收指示出已经收到读取组态 资料暂存器之请求的第二硬体控制信号,该增加或 减少信号可应因被主张的第一与第二硬体控制信 号之任一信号而来主张。 12.如申请专利范围第10项之积体电路元件,其中该 计数器具有另一输入端来载入由一请求所取得之 第一索引値,以写入到积体电路元件之组态位址暂 存器该请求系从积体电路元件外面所收到。 13.一种电脑系统,包含: 一第一处理器与主记忆体组合; 一图形子系统;以及 一I/O集线器,经由第一点对点连结而沟通耦合到第 一组合,并且经由第二点对点连结而沟通耦合到图 形子系统, 该I/O集线器的作用为第一组合与图形子系统元件 之间的桥接器, 该I/O集线器具有复数个组态暂存器,一部份组态暂 存器的内容指示出在该桥接器一侧上所收到的异 动请求会如何地传输到该桥接器另一侧,且其中 该I/O集线器进一步包括一计数器,提供一第一索引 値;多工逻辑具有接收第一索引値的第一输入端、 接收第二索引値的第二输入端、被耦合以索引该 等复数个暂存器的一输出端,该多工逻辑收到标示 出I/O集线器之操作模式的一控制信号,该模式系为 其中暂存器乃藉由自动增加或减少计数器而来索 引者,以及检测逻辑,具有接收第一硬体控制信号 的一输入端,该控制信号指示出已经从I/O集线器外 面收到存取一组态暂存器的请求,并具有提供一增 加或减少信号到计数器的输出端。 14.如申请专利范围第13项之系统,进一步包含一第 二处理器与主记忆体组合,其系经由第三点对点连 结而沟通耦合到I/O集线器,以及经由第四点对点连 结而沟通耦合到第一组合,且其中I/O集线器作为第 二组合与图形子系统间的另一桥接器。 15.如申请专利范围第14项之系统,进一步包含经由 第五点对点连结而沟通耦合到I/O集线器的一网路 介面控制器。 16.如申请专利范围第13项之系统,其中I/O集线器进 一步包括一组态位址暂存器,以包含一埠号、功能 号与暂存器号,该些号一起指向一选出的暂存器以 及一组态资料暂存器,以反应该选出暂存器的部分 内容。 17.一种用来程式化软体可存取暂存器的方法,包含 步骤: a)检测一电脑系统中的第一滙流排事件,该事件系 针对存取指向该系统之复数个软体可存取暂存器 其中一个的索引变数,以及第二滙流排事件,其系 针对存取索引变数所指向之暂存器内容;以及然后 b)改变到用来程式化一些软体可存取暂存器的区 块模式;以及然后 c)检测电脑系统中的第三滙流排事件,该事件系针 对更新索引变数所指向之其中一暂存器;以及然后 d)因应步骤c),且无须等待针对存取索引变数的另 一滙流排事件,改变索引变数以指向复数个暂存器 的另一暂存器。 18.如申请专利范围第17项之方法,其中第一滙流排 事件是将一已知索引値写入到该系统的一第一暂 存器,该已知索引値则指向复数个软体可存取暂存 器的一已知暂存器, 且其中第二滙流排事件则是将一已知内容値写入 到该系统的第二暂存器,该系统随后则将已知内容 値写入到已知软体可存取暂存器。 19.如申请专利范围第18项之方法,其中分别被写入 到第一与第二暂存器的已知索引値与内容値会被 编码。 20.如申请专利范围第17项之方法,进一步在步骤d) 以后包含步骤: e)检测第四滙流排事件,以更新复数个暂存器的另 一暂存器;以及随后 f)因应步骤e),且在收到再一滙流排事件以更新索 引变数以前,改变该索引变数以指向复数个暂存器 的再一暂存器。 21.如申请专利范围第18项之方法,其中第一与 第二暂存器会被映图到该系统的主机CPU I/O位址空 间。 22.一种制造物品,包含: 一具有资料的机器可存取媒体,当由机器所存取时 ,该资料初始化 a)一区块操作模式,其中第一复数 个组态暂存器乃根据以下的步骤b)-d)来程式化,以 及然后b)一滙流排异动,以存取一第一控制暂存器, 以及然后 c)另一滙流排异动,以存取一第二控制暂 存器,以及然后d)复数个其他滙流排异动,每一异动 用以存取第二控制暂存器。而无需任何进一步的 滙流排异动以存取第一控制暂存器。 23.如申请专利范围第22项之制造物品,其中该媒体 具有另外的资料,其当由该机器存取时,该另外资 料会从该区块模式回到正常模式,正常模式中一第 二组态暂存器乃藉由初始化一滙流排异动以存取 第一控制暂存器与随后另一滙流排异动以存取第 二控制暂存器来程式化。 24.如申请专利范围第23项之制造物品,其中该资料 把第一与第二控制暂存器视为被映图到一主机CPU I/O位址空间。 图式简单说明: 图1系为一种用来存取一连串可加速开启电脑系统 过程之组态暂存器的方法。 图2显示从〝发送器〞观点来看,例如一程式化主 机/中间处理单元,两种用来存取组态暂存器的不 同方法。 图3显示可分别在区块模式中被程式化的三群组态 暂存器。 图4系为允许自动索引组态暂存器之部分积体电路 元件的逻辑图。 图5描述一电脑系统的方块图,在该电脑系统中,晶 片组元件的组态暂存器可藉由自动索引而被程式 化。 |
