| 主权项 |
1.一种半导体装置,包括: 至少一薄膜电晶体,包括一半导体层,其具有一结 晶区域,包括通道区域、源区及汲区;一闸绝缘薄 膜,置于至少半导体层之通道区域、源区及汲区上 ;及一闸极,摆设成经由闸绝缘薄膜与通道区域相 对, 其中至少一部份的半导体层包括一触媒元素,能提 升结晶,且半导体层进一步包括一吸收区域,其包 括浓度高于通道区域或源区及汲区之触媒元素,且 吸收区域上之闸绝缘薄膜的厚度小于源区及汲区 上的厚度,或闸绝缘薄膜没有置于吸收区域上。 2.如申请专利范围第1项之半导体装置,其中该半导 体层进一步包括一非晶区域,且至少一部份的吸收 区域置于非晶区域中。 3.如申请专利范围第1项之半导体装置,其中至少一 部份的该吸收区域置于该结晶区域中。 4.如申请专利范围第3项之半导体装置,其中置于该 结晶区域中的至少一部份的该吸收区域,相较于该 通道区域或该源区及该汲区,具有较大的非晶成分 含量及较小的结晶成分含量。 5.如申请专利范围第1项之半导体装置,进一步包括 一p-通道薄膜电晶体及一n-通道薄膜电晶体,其中 至少一薄膜电晶体是p-通道薄膜电晶体。 6.如申请专利范围第1项之半导体装置,进一步包括 一p-通道薄膜电晶体及一n-通道薄膜电晶体,其中 至少一薄膜电晶体是n-通道薄膜电晶体。 7.如申请专利范围第1项之半导体装置,其中该至少 一薄膜电晶体包括一p-通道薄膜电晶体及一n-通道 薄膜电晶体。 8.如申请专利范围第1项之半导体装置,其中该吸收 区域位在电子或电洞于该至少一薄膜电晶体操作 期间移动之区域的外侧。 9.如申请专利范围第1项之半导体装置,其中该吸收 区域摆设成不与该通道区域相邻。 10.如申请专利范围第1项之半导体装置,进一步包 括一电线,连接至该至少一薄膜电晶体,其中该吸 收区域位在该半导体层的周围部份中,该电线的电 气连接是做成于至少一部份的该源区或该汲区中, 且电线没有连接至该吸收区域。 11.如申请专利范围第1项之半导体装置,进一步包 括一电线,连接至该至少一薄膜电晶体,其中该吸 收区域位在该半导体层的周围部份中,且该电线的 电气连接是做成于至少一部份的该源区或该汲区 中及一部份的该吸收区域中。 12.如申请专利范围第1项之半导体装置,其中该至 少一薄膜电晶体包括一n-通道薄膜电晶体,且该n- 通道薄膜电晶体之该吸收区域包括一VB族杂质元 素,以高于该源区或该汲区之浓度提供n-型导电性 。 13.如申请专利范围第1项之半导体装置,其中该吸 收区域包括一吸收元素,能吸引该触媒元素。 14.如申请专利范围第13项之半导体装置,其中该吸 收区域包括一VB族杂质元素,提供n-型导电性,及一 IIIB族杂质元素,提供p-型导电性,各作为吸收元素 。 15.如申请专利范围第14项之半导体装置,其中该吸 收区域包括以约11019/cm3至约11021/cm3之浓度提供n- 型导电性之杂质元素,及以约1.51019/cm3至约31021/cm 3之浓度提供p-型导电性之杂质元素。 16.如申请专利范围第13项之半导体装置,其中该吸 收元素包括至少一稀有气体元素,选自Ar、Kr及Xe的 族群。 17.如申请专利范围第16项之半导体装置,其中该吸 收区域中该至少一稀有气体元素的浓度是约11019 原子/cm3至约31021原子/cm3。 18.如申请专利范围第1项之半导体装置,其中该触 媒元素包括至少一元素,选自Ni、Co、Sn、Pb、Pd、Fe 及Cu之群族。 19.如申请专利范围第1项之半导体装置,其中该吸 收区域中之该触媒元素的浓度是约51018原子/cm3或 更大。 20.如申请专利范围第1项之半导体装置,其中该闸 极包括至少一金属元素,选自W、Ta、Ti及Mo之族群 。 21.如申请专利范围第1项之半导体装置,其中该结 晶区域进一步包括在该通道区域与该源区之间的 接面及/或该通道区域与该汲区之间的接面之LDD区 域。 22.一种制造半导体装置之方法,包括以下步骤: 提供一非晶半导体薄膜,包括在其至少一部份中之 触媒元素,该触媒元素能提升非晶半导体薄膜之结 晶; 执行第一加热处理于非晶半导体薄膜上,以结晶至 少一部份的该非晶半导体薄膜,藉以得到一半导体 薄膜,包括一结晶区域; 成型半导体薄膜,以形成一岛状半导体层,包括结 晶区域; 形成一闸绝缘薄膜于该岛状半导体层上; 选择性地薄化或选择性地移除位在形成通道区域 、源区及汲区之该岛状半导体层的区域外侧之一 部份的闸绝缘薄膜; 形成一吸收区域,能吸引该岛状半导体层上的闸绝 缘薄膜已被薄化或移除之区域中的该触媒元素; 以用于形成该源区及该汲区之杂质,掺杂该岛状半 导体层之该结晶区域;及 执行一第二加热处理,以移动至少该岛状半导体层 中的一部份该触媒元素至该吸收区域。 23.如申请专利范围第22项之制造半导体装置之方 法,其中该岛状半导体层进一步包括一非晶区域, 且至少一部份的该吸收区域形成在该非晶区域中 。 24.如申请专利范围第22项之制造半导体装置之方 法,其中至少一部份的该吸收区域形成于该结晶区 域中。 25.如申请专利范围第22项之制造半导体装置之方 法,其中该杂质掺杂步骤包括一步骤,在执行该第 二加热处理之前,掺杂n-型杂质与p-型杂质的至少 其中之一。 26.如申请专利范围第22项之制造半导体装置之方 法,其中形成吸收区域之步骤包括一步骤,以能吸 引该触媒元素之吸收元素掺杂该岛状半导体层。 27.如申请专利范围第26项之制造半导体装置之方 法,其中至少一部份的杂质掺杂步骤是在该吸收元 素掺杂步骤之前执行。 28.如申请专利范围第26项之制造半导体装置之方 法,其中至少一部份的杂质掺杂步骤是在该吸收元 素掺杂步骤之后执行。 29.如申请专利范围第26项之制造半导体装置之方 法,其中至少一部份的杂质掺杂步骤是与该吸收元 素掺杂步骤同时执行。 30.如申请专利范围第26项之制造半导体装置之方 法,其中吸收元素掺杂步骤是藉着以吸收元素选择 性地掺杂该闸绝缘薄膜已被薄化或移除的该岛状 半导体层之区域而执行。 31.如申请专利范围第25项之制造半导体装置之方 法,其中吸收元素掺杂步骤包括一步骤,以浓度高 于源区及汲区之吸收元素,掺杂该闸绝缘薄膜已被 薄化或移除的该岛状半导体层之区域。 32.如申请专利范围第26项之制造半导体装置之方 法,其中该吸收元素包括提供n-型导电性之VB族杂 质元素。 33.如申请专利范围第26项之制造半导体装置之方 法,其中该吸收元素包括提供n-型导电性之VB族杂 质元素,及提供p-型导电性之IIIB族杂质元素。 34.如申请专利范围第26项之制造半导体装置之方 法,其中该吸收元素包括至少一元素,选自Ar、Kr、 Xe之族群。 35.如申请专利范围第26项之制造半导体装置之方 法,其中该吸收区域中该吸收元素之浓度是约11019 原子/cm3至约31021原子/cm3。 36.如申请专利范围第22项之制造半导体装置之方 法,其中吸收区域形成步骤包括一步骤,将该闸绝 缘薄膜已被薄化或移除之该岛状半导体层的区域 非晶化,至高于该源区及该汲区之程度。 37.如申请专利范围第22项之制造半导体装置之方 法,其中该吸收区域形成于该岛状半导体层中,在 电子或电洞移动的区域之外侧。 38.如申请专利范围第22项之制造半导体装置之方 法,其中形成吸收区域与该源区及该汲区的至少其 中之一相邻,且不与该通道区域相邻。 39.如申请专利范围第22项之制造半导体装置之方 法,进一步包括一步骤,在该第二加热处理步骤之 后,形成一电线,其与包括至少一部份的该源区或 该汲区之区域接触。 40.一种制造半导体装置之方法,包括以下步骤: 提供一非晶半导体薄膜,包括在其至少一部份中之 触媒元素,该触媒元素能提升该非晶半导体薄膜之 结晶; 执行第一加热处理于该非晶半导体薄膜上,以结晶 至少一部份的该非晶半导体薄膜,藉以得到一半导 体薄膜,包括一结晶区域; 成型该半导体薄膜,以形成许多岛状半导体层,各 包括结晶区域; 形成闸绝缘薄膜上之闸极于各许多岛状半导体层 上; 选择性地薄化或选择性地移除一部份的该闸绝缘 薄膜,其位在形成源区及汲区之许多岛状半导体层 的至少其中之一的区域之外侧,及位在没有形成闸 极的区域中; 执行一掺杂处理,用于形成该源区及该汲区于各许 多岛状半导体层中,且用于形成一吸收区域,能吸 引该闸绝缘薄膜已被薄化或移除的至少一岛状半 导体层之区域中之该触媒元素;及 执行一第二加热处理,以移动至少一岛状半导体层 中的至少一部份该触媒元素至该吸收区域。 41.如申请专利范围第40项之制造半导体装置之方 法,其中该岛状半导体层进一步包括一非晶区域, 且至少一部份的该吸收区域形成在该非晶区域中 。 42.如申请专利范围第40项之制造半导体装置之方 法,其中至少一部份的该吸收区域形成在该结晶区 域中。 43.如申请专利范围第40项之制造半导体装置之方 法,其中至少一岛状半导体层包括n-通道薄膜电晶 体之岛状半导体层及p-通道薄膜电晶体之岛状半 导体层,该掺杂步骤包括: 一n-型掺杂步骤,以提供n-型导电性之杂质元素,掺 杂形成该源区及该汲区之n-通道薄膜电晶体的岛 状半导体层之区域及形成该吸收区域之p-通道薄 膜电晶体的岛状半导体层之区域;及 一p-型掺杂步骤,在该n-型掺杂步骤之后,以提供p- 型导电性之杂质元素,掺杂形成该源区、该汲区及 该吸收区域之p-通道薄膜电晶体的该岛状半导体 层之区域。 44.如申请专利范围第40项之制造半导体装置之方 法,其中至少一岛状半导体层包括p-通道薄膜电晶 体之岛状半导体层,且许多岛状半导体层进一步包 括n-通道薄膜电晶体之岛状半导体层,该掺杂步骤 包括: 一p-型掺杂步骤,以提供p-型导电性之杂质元素,掺 杂形成该源区、该汲区及该吸收区域之p-通道薄 膜电晶体的岛状半导体层之区域;及 一n-型掺杂步骤,在该p-型掺杂步骤之后,以提供n- 型导电性之杂质元素,掺杂形成该源区及该汲区之 n-通道薄膜电晶体的区域,及形成该吸收区域之p- 通道薄膜电晶体的该岛状半导体层之区域。 45.如申请专利范围第40项之制造半导体装置之方 法,其中至少一岛状半导体层包括:n-通道薄膜电晶 体之岛状半导体层及p-通道薄膜电晶体之岛状半 导体层,该掺杂步骤包括: 一n-型掺杂步骤,以提供n-型导电性之杂质元素,掺 杂形成该源区、该汲区及该吸收区域之n-通道薄 膜电晶体的该岛状半导体层之区域及形成该吸收 区域之p-通道薄膜电晶体的该岛状半导体层之区 域;及 一p-型掺杂步骤,在该n-型掺杂步骤之后,以提供p- 型导电性之杂质元素,掺杂形成该源区、该汲区及 该吸收区域之p-通道薄膜电晶体的该岛状半导体 层之区域及形成该吸收区域之n-通道薄膜电晶体 的该岛状半导体层之区域。 46.如申请专利范围第40项之制造半导体装置之方 法,其中至少一岛状半导体层包括:n-通道薄膜电晶 体之岛状半导体层及p-通道薄膜电晶体之岛状半 导体层该掺杂步骤包括: 一p-型掺杂步骤,以提供p-型导电性之杂质元素,掺 杂形成该源区、该汲区及该吸收区域之p-通道薄 膜电晶体的该岛状半导体层之区域及形成该吸收 区域之n-通道薄膜电晶体的该岛状半导体层之区 域;及 一n-型掺杂步骤,在该p-型掺杂步骤之后,以提供n- 型导电性之杂质元素,掺杂形成该源区、该汲区及 该吸收区域之n-通道薄膜电晶体的该岛状半导体 层之区域及形成该吸收区域之p-通道薄膜电晶体 的该岛状半导体层之区域。 47.如申请专利范围第40项之制造半导体装置之方 法,其中选择性地薄化或选择性地移除至少一岛状 半导体层之一部份的闸绝缘薄膜之步骤包括:一步 骤,形成一罩于至少一岛状半导体层之该源区及该 汲区上;及一步骤,使用该罩蚀刻该闸绝缘薄膜,且 该罩被使用于该掺杂步骤中。 48.如申请专利范围第43项之制造半导体装置之方 法,其中选择性地薄化或选择性地移除至少一岛状 半导体层之一部份的闸绝缘薄膜之步骤是在该n- 型掺杂步骤与该p-型掺杂步骤之间被执行。 49.如申请专利范围第44项之制造半导体装置之方 法,其中选择性地薄化或选择性地移除至少一岛状 半导体层之一部份的闸绝缘薄膜之步骤是在该n- 型掺杂步骤与该p-型掺杂步骤之间被执行。 50.如申请专利范围第48项之制造半导体装置之方 法,其中 该p-型掺杂步骤包括一步骤,形成一罩,覆盖不需要 以提供p-型导电生之杂质元素掺杂之各许多岛状 半导体层之区域,且 该罩被使用于选择性地薄化或选择性地移除至少 一岛状半导体层之一部份的闸绝缘薄膜之步骤中 。 51.如申请专利范围第49项之制造半导体装置之方 法,其中 该n-型掺杂步骤包括一步骤,形成一罩,覆盖不需要 以提供n-型导电性之杂质元素掺杂之各许多岛状 半导体层之区域,且 该罩被使用于选择性地薄化或选择性地移除至少 一岛状半导体层之一部份的闸绝缘薄膜之步骤中 。 52.如申请专利范围第50项之制造半导体装置之方 法,其中选择性地薄化或选择性地移除至少一岛状 半导体层之一部份的闸绝缘薄膜之步骤包括移除 该罩之步骤。 53.一种制造半导体装置之方法,包括: 一第一步骤,提供一非晶半导体薄膜,包括在其至 少一部份中之触媒元素,该触媒元素能提升非晶半 导体薄膜之结晶; 一第二步骤,执行第一加热处理于非晶半导体薄膜 上,以结晶至少一部份的该非晶半导体薄膜,藉以 得到一半导体薄膜,包括一结晶区域; 一第三步骤,成型该半导体薄膜,以形成许多岛状 半导体层,包括p-通道薄膜电晶体之岛状半导体层 及n-通道薄膜电晶体之岛状半导体层,各许多岛状 半导体层包括结晶区域; 一第四步骤,形成闸绝缘薄膜于各许多岛状半导体 层上; 一第五步骤,形成一导电薄膜于闸绝缘薄膜上且成 形导电薄膜以形成闸绝缘薄膜上之第一闸极于p- 通道薄膜电晶体之岛状半导体层上; 一第六步骤,使用第一闸极作为一罩,以提供p-型导 电性之杂质元素掺杂p-通道薄膜电晶体之岛状半 导体层,以形成源区、汲区及能够吸引触媒元素之 吸收区域; 一第七步骤,在导电薄膜上形成一罩,其暴露p-通道 薄膜电晶体的一部份岛状半导体层,覆盖第一闸极 ,且界定一第二闸极,形成于n-通道薄膜电晶体之岛 状半导体层上; 一第八步骤,使用该罩成形导电薄膜,以形成第二 闸极; 一第九步骤,以提供n-型导电性之杂质元素,掺杂没 有被罩覆盖的许多岛状半导体层之区域、第一闸 极或第二闸极,藉以进一步以n-型杂质掺杂p-通道 薄膜电晶体之岛状半导体层的吸收区域,同时形成 n-通道薄膜电晶体之岛状半导体层的源区及汲区; 及 一第十步骤,执行一第二加热处理,以移动至少p-通 道薄膜电晶体之岛状半导体层中的一部份触媒元 素至吸收区域,及至少n-通道薄膜电晶体之岛状半 导体层中的一部份触媒元素至源区及汲区, 其中选择性地薄化或选择性地移除p-通道薄膜电 晶体之岛状半导体层的吸收区域上的一部份闸绝 缘薄膜之步骤,在第七步骤之后与在第八步骤之后 的时间内,在任意点被执行至少一次。 54.如申请专利范围第53项之制造半导体装置之方 法,其中选择性地薄化或选择性地移除p-通道薄膜 电晶体之岛状半导体层的吸收区域上的一部份闸 绝缘薄膜之步骤,是与第八步骤同时被执行,使用 暴露p-通道薄膜电晶体之一部份的岛状半导体层 之罩。 55.一种制造半导体装置之方法,包括以下步骤: 一第一步骤,提供一非晶半导体薄膜,包括在其至 少一部份中之触媒元素,该触媒元素能提升非晶半 导体薄膜之结晶; 一第二步骤,执行第一加热处理于非晶半导体薄膜 上,以结晶至少一部份的非晶半导体薄膜,藉以得 到一半导体薄膜,包括一结晶区域; 一第三步骤,成型半导体薄膜,以形成许多岛状半 导体层,包括p-通道薄膜电晶体之岛状半导体层及n -通道薄膜电晶体之岛状半导体层,各许多岛状半 导体层包括结晶区域; 一第四步骤,形成闸绝缘薄膜于各许多岛状半导体 层上; 一第五步骤,形成一第一闸极于n-通道薄膜电晶体 之岛状半导体层的闸绝缘薄膜上,且形成一第二闸 极导电层于p-通道薄膜电晶体之岛状半导体层的 闸绝缘薄膜上; 一第六步骤,使用第一闸极及第二闸极导电层作为 一罩,以提供p-型导电性之杂质元素掺杂岛状半导 体层,以形成n-通道薄膜电晶体之岛状半导体层中 的源区及汲区,同时形成能够吸引p-通道薄膜电晶 体之岛状半导体层中的触媒元素之吸收区域; 一第七步骤,形成一罩,其覆盖n-通道薄膜电晶体之 岛状半导体层及一部份的第二闸极导电层; 一第八步骤,使用罩成形第二闸极导电层,以形成 第二闸极; 一第九步骤,以提供p-型导电性之杂质元素,掺杂没 有被罩覆盖的许多岛状半导体层之区域或第二闸 极,藉以进一步以p-型杂质掺杂p-通道薄膜电晶体 之岛状半导体层的吸收区域,同时形成源区及汲区 ;及 一第十步骤,执行一第二加热处理,以移动至少p-通 道薄膜电晶体之岛状半导体层中的一部份触媒元 素至吸收区域,及至少n-通道薄膜电晶体之岛状半 导体层中的一部份触媒元素至源区及汲区, 其中选择性地薄化或选择性地移除p-通道薄膜电 晶体之岛状半导体层的吸收区域上的一部份闸绝 缘薄膜之步骤,在第五步骤之后与在第八步骤之后 的时间内,在任意点被执行至少一次。 56.如申请专利范围第55项之制造半导体装置之方 法,其中选择性地薄化或选择性地移除p-通道薄膜 电晶体之岛状半导体层的吸收区域上的一部份闸 绝缘薄膜之步骤是与第八步骤同时执行,使用第一 闸极作为一罩。 57.一种制造半导体装置之方法,包括以下步骤: 一第一步骤,提供一非晶半导体薄膜,包括在其至 少一部份中之触媒元素,该触媒元素能提升非晶半 导体薄膜之结晶; 一第二步骤,执行第一加热处理于非晶半导体薄膜 上以结晶至少一部份的非晶半导体薄膜,藉以得到 一半导体薄膜,包括一结晶区域; 一第三步骤,成型半导体薄膜,以形成许多岛状半 导体层,包括n-通道薄膜电晶体之岛状半导体层及p -通道薄膜电晶体之岛状半导体层,各许多岛状半 导体层包括结晶区域; 一第四步骤,形成闸绝缘薄膜于许多岛状半导体层 上; 一第五步骤,形成一第一闸极于p-通道薄膜电晶体 之岛状半导体层的闸绝缘薄膜上,且形成一第二闸 极导电层于n-通道薄膜电晶体之岛状半导体层的 闸绝缘薄膜上; 一第六步骤,使用第一闸极及第二闸极导电层作为 一罩,以提供p-型导电性之杂质元素掺杂岛状半导 体层,以形成源区、汲区及能够吸引p-通道薄膜电 晶体之岛状半导体层中的触媒元素之吸收区域,同 时形成能够吸引n-通道薄膜电晶体之岛状半导体 层中的触媒元素之吸收区域; 一第七步骤,形成一罩,其暴露p-通道薄膜电晶体之 一部份岛状半导体层,且覆盖第一闸极及一部份第 二闸极导电层; 一第八步骤,使用罩成形第二闸极导电层,以形成 第二闸极; 一第九步骤,以提供n-型导电性之杂质元素,掺杂没 有被罩覆盖的许多岛状半导体层之区域或第二闸 极,藉以将p-通道薄膜电晶体之岛状半导体层的吸 收区域非晶化,同时在n-通道薄膜电晶体之岛状半 导体层中形成一源区及一汲区,且进一步以提供n- 型导电性之杂质元素掺杂吸收区域;及 一第十步骤,执行一第二加热处理,以移动至少p-通 道薄膜电晶体之岛状半导体层中的一部份触媒元 素至吸收区域,及至少n-通道薄膜电晶体之岛状半 导体层中的一部份触媒元素至吸收区域, 其中选择性地薄化或选择性地移除n-通道薄膜电 晶体之岛状半导体层及/或p-通道薄膜电晶体之岛 状半导体层的吸收区域上的一部份闸绝缘薄膜之 步骤,在第五步骤之后与在第八步骤之后的时间内 ,在任意点被执行至少一次。 58.如申请专利范围第57项之制造半导体装置之方 法,其中选择性地薄化或选择性地移除n-通道薄膜 电晶体之岛状半导体层及/或p-通道薄膜电晶体之 岛状半导体层的吸收区域上的一部份闸绝缘薄膜 之步骤是与第八步骤同时执行,且包括一步骤,选 择性地薄化或选择性地移除没有被第二闸极导电 层覆盖的p-通道薄膜电晶体之岛状半导体层上的 一部份闸绝缘薄膜,及没有被罩覆盖的p-通道薄膜 电晶体之岛状半导体层上的一部份闸绝缘薄膜。 59.一种制造半导体装置之方法,包括以下步骤: 一第一步骤,提供一非晶半导体薄膜,包括在其至 少一部份中之触媒元素,该触媒元素能提升非晶半 导体薄膜之结晶; 一第二步骤,执行第一加热处理于非晶半导体薄膜 上,以结晶至少一部份的非晶半导体薄膜,藉以得 到一半导体薄膜,包括一结晶区域; 一第三步骤,成型半导体薄膜,以形成许多岛状半 导体层,包括n-通道薄膜电晶体之岛状半导体层及p -通道薄膜电晶体之岛状半导体层,各许多岛状半 导体层包括结晶区域; 一第四步骤,形成闸绝缘薄膜于许多岛状半导体层 上; 一第五步骤,形成一第一闸极于n-通道薄膜电晶体 之岛状半导体层上的闸绝缘薄膜上,且形成一第二 闸极导电层于p-通道薄膜电晶体之岛状半导体层 上的闸绝缘薄膜上; 一第六步骤,使用第一闸极及第二闸极导电层作为 一罩,以提供n-型导电性之杂质元素掺杂岛状半导 体层,以形成源区、汲区及能够吸引n-通道薄膜电 晶体之岛状半导体层中的触媒元素之吸收区域,同 时形成能够吸引p-通道薄膜电晶体之岛状半导体 层中的触媒元素之吸收区域; 一第七步骤,形成一罩,其暴露n-通道薄膜电晶体之 一部份岛状半导体层,且覆盖第一闸极及一部份第 二闸极导电层; 一第八步骤,使用罩成形第二闸极导电层,以形成 第二闸极; 一第九步骤,以提供p-型导电性之杂质元素,掺杂没 有被罩覆盖的许多岛状半导体层之区域或第二闸 极,藉以将n-通道薄膜电晶体之岛状半导体层的吸 收区域非晶化,同时在n-通道薄膜电晶体之岛状半 导体层中形成一源区及一汲区,且进一步以提供p- 型导电性之杂质元素掺杂吸收区域;及 一第十步骤,执行一第二加热处理,以移动至少p-通 道薄膜电晶体之岛状半导体层中的一部份触媒元 素至吸收区域,及至少n-通道薄膜电晶体之岛状半 导体层中的一部份触媒元素至吸收区域, 其中选择性地薄化或选择性地移除n-通道薄膜电 晶体之岛状半导体层及/或p-通道薄膜电晶体之岛 状半导体层的吸收区域上的一部份闸绝缘薄膜之 步骤,在第五步骤之后与在第八步骤之后的时间内 ,在任意点被执行至少一次。 60.如申请专利范围第59项之制造半导体装置之方 法,其中选择性地薄化或选择性地移除n-通道薄膜 电晶体之岛状半导体层及∕或p-通道薄膜电晶体 之岛状半导体层的吸收区域上的一部份闸绝缘薄 膜之步骤是与第八步骤同时执行,且包括一步骤, 选择性地薄化或选择性地移除没有被罩覆盖的n- 通道薄膜电晶体之岛状半导体层上的一部份闸绝 缘薄膜,及没有被第二闸极导电层覆盖的p-通道薄 膜电晶体之岛状半导体层上的一部份闸绝缘薄膜 。 61.如申请专利范围第55项之制造半导体装置之方 法,其中在通道宽度方向上第二闸极导电层的宽度 是大于第二闸极的宽度。 62.如申请专利范围第40项之制造半导体装置之方 法,其中提供n-型导电性用于掺杂吸收区域之杂质 元素的浓度是约11019原子/cm3至约11021原子/cm3,且 提供p-型导电性用于掺杂吸收区域之杂质元素的 浓度是约1.51019原子/cm3至约31021原子/cm3。 63.如申请专利范围第22项之制造半导体装置之方 法,其中执行该第二加热处理以活化提供n-型导电 性之杂质及提供p-型导电性之杂质的至少其中之 一,其被植入许多岛状半导体层之源区及汲区。 64.如申请专利范围第22项之制造半导体装置之方 法,其中提供非晶半导体薄膜之步骤包括以下步骤 : 形成在非晶半导体薄膜上具有开口之罩;及 经由该开口以触媒元素掺杂非晶半导体薄膜之选 定区域。 65.如申请专利范围第22项之制造半导体装置之方 法,其中该触媒元素是至少一元素,选自Ni、Co、Sn 、Pb、Pd、Fe及Cu之族群。 66.如申请专利范围第22项之制造半导体装置之方 法,进一步包括一步骤,在第一加热处理之后,以雷 射光照射半导体薄膜。 图式简单说明: 图1A至图1H是剖面图,指出用于制造依据本发明之 较佳实施例的半导体装置之步骤。 图2A至2H是剖面图,指出用于制造依据本发明之较 佳实施例的半导体装置之步骤。 图3A至3F是剖面图,指出用于制造依据本发明之较 佳实施例的半导体装置之步骤。 图4A至4E是剖面图,指出用于制造依据本发明之较 佳实施例的半导体装置之步骤(从图3F继续)。 图5A至5F是剖面图,指出用于制造依据本发明之较 佳实施例的半导体装置之步骤。 图6A至6E是剖面图,指出用于制造依据本发明之较 佳实施例的半导体装置之步骤(从图5F继续)。 图7A至7F是剖面图,指出用于制造依据本发明之较 佳实施例的半导体装置之步骤。 图8A至8E是剖面图,指出用于制造依据木发明之较 佳实施例的半导体装置之步骤(从图7F继续)。 图9A至9F是剖面图,指出用于制造依据本发明之较 佳实施例的半导体装置之步骤 图10A至10E是剖面图,指出用于制造依据本发明之较 佳实施例的半导体装置之步骤(从图9F继续)。 图11A至11F是剖面图,指出用于制造依据本发明之较 佳实施例的半导体装置之步骤。 图12A至12E是剖面图,指出用于制造依据本发明之较 佳实施例的半导体装置之步骤(从图11F继续)。 图13A至13F是剖面图,指出用于制造依据本发明之较 佳实施例的半导体装置之步骤。 图14A至14E是剖面图,指出用于制造依据本发明之较 佳实施例的半导体装置之步骤(从图13F继续)。 图15A至15E是剖面图,指出用于制造依据本发明之较 佳实施例的半导体装置之步骤。 图16A至16D是图形,各指出依据本发明之较佳实施例 之吸收区域的另一种配置。 图17A与17B是图形,各指出依据本发明之较佳实施例 之吸收区域的另一种配置。 图18A与18B是图形,各指出依据本发明之较佳实施例 之半导体装置的造形。 图19是一图形,指出磷掺杂轮廓。 图20A至20C是图形,指出藉由本发明之不同的较佳实 施例所得到的结晶矽薄膜之结晶朝向。 |
